

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-326009

(43)Date of publication of application : 08.12.1998

(51)Int.Cl.

G03F 1/08

H01L 21/027

(21)Application number : 10-062576

(71)Applicant : HITACHI LTD

(22)Date of filing : 13.03.1998

(72)Inventor : OKAMOTO YOSHIHIKO

(30)Priority

Priority number : 09 70017 Priority date : 24.03.1997 Priority country : JP


## (54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

### (57)Abstract:

**PROBLEM TO BE SOLVED:** To transfer excellent patterns of different size with high precision without causing underexposure or generating ghost by making the transmissivity of a phase shift area to exposure light less than that of a main light transmission area.

**SOLUTION:** A light shield pattern 1 is formed so that part of a light shield film deposited on a mask substrate is opened. The arrangement area of the light shield film is a light shield area and the opening area of the light shield film is a light transmission area 3 where the exposure light is transmitted. Each light transmission area includes the main light transmission area 3 in the center and the phase shift area where a phase shift pattern 2 is arranged at its outer periphery while edging the area 3. The phase shift pattern 2 is made less in transmissivity to the exposure light and then a margin can be given to the machining precision of the phase shift pattern 2 of a phase shift mask M.

Consequently, the size of the phase shift pattern 2 is set equal to or larger than that of the main light transmission area 3.



BEST AVAILABLE COPY

## LEGAL STATUS

[Date of request for examination]

05.08.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-326009

(43) 公開日 平成10年(1998)12月8日

(51) Int. Cl.<sup>4</sup>  
G 0 3 F 1/08  
H 0 1 L 21/027

識別記号

P I  
G 0 3 F 1/08 A  
H 0 1 L 21/30 5 0 2 P  
5 1 6 F  
5 2 8

審査請求 未請求 請求項の数10 O L (全 38 頁)

(21) 出願番号 特願平10-62576

(22) 出願日 平成10年(1998) 3月13日

(31) 優先権主張番号 特願平9-70017

(32) 優先日 平 9 (1997) 3月24日

(33) 優先権主張国 日本 (J P)

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目 6 番地

(72) 発明者 岡本 好彦

東京都小平市上水本町五丁目20番 1 号 株

式会社日立製作所半導体営業部内


(74) 代理人 弁理士 筒井 大和

(54) 【発明の名称】 半導体集積回路装置の製造方法

(57) 【要約】

【課題】 寸法の異なる複数のパターンを同一時の露光処理によって転写する場合に、寸法の異なる複数のパターンを高い精度で、しかも小さなパターンにおいて露光不足を生じることなく、大きなパターンの近傍においてゴースト露光が生じることなく良好にパターンを転写する。

【解決手段】 寸法の異なる接続孔パターンに対応する各々の光透過領域に配置された位相シフトパターン2の露光光の光透過率を下げ、かつ透過光のパターンのエッジ強調が特に必要となる光透過領域においては位相シフトパターン2の寸法(幅)を他の光透過領域の位相シフトパターン2よりも大きめにして位相シフト効果が効果的に行われるようにした。



## 【特許請求の範囲】

【請求項1】 露光光源から放射された所定波長の露光光をフォトマスクおよび投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、

前記フォトマスクには、前記複数の集積回路パターンをフォトレジスト膜に転写するための複数の光透過領域が、前記フォトマスクのマスク基板上の透光膜の一部を開口することで形成され、

前記複数の光透過領域の各々には、透過光の位相を反転させる領域であって前記フォトレジスト膜に転写されない第1の位相シフトパターンが配置される位相シフト領域と、前記第1の位相シフトパターンが配置されない領域であって前記フォトレジスト膜に集積回路パターンを転写するための主光透過領域とが配置されており、

前記位相シフト領域における露光光の透過率を、前記主光透過領域における露光光の透過率よりも下げ、かつ、前記複数の光透過領域の各々における位相シフト領域の平面寸法を、前記フォトレジスト膜に転写される集積回路パターンの寸法または配置の少なくとも一方に依りて変えたことを特徴とする半導体集積回路装置の製造方法。

【請求項2】 露光光源から放射された所定波長の露光光をフォトマスクおよび投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、

前記フォトマスクには、位相シフトパターンが配置されない領域であって前記フォトレジスト膜に複数の集積回路パターンを転写するための複数の主光透過領域と、前記複数の主光透過領域の各々の周囲に透光パターンを介して配置された補助光透過領域とが、前記フォトマスクのマスク基板上の透光膜の一部を開口することで形成され、

前記補助光透過領域は、透過光の位相を反転させる機能を有し、かつ、前記フォトレジスト膜に転写されない第1の位相シフトパターンが配置されて位相シフト領域を形成しており、

前記位相シフト領域における露光光の透過率を、前記主光透過領域における露光光の透過率よりも下げ、かつ、前記位相シフト領域の平面寸法を、前記フォトレジスト膜に転写されるパターンの寸法または配置の少なくとも一方に依りて変えたことを特徴とする半導体集積回路装置の製造方法。

【請求項3】 露光光源から放射された所定波長の露光光をフォトマスクおよび投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前

記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、

前記フォトマスクには前記複数の集積回路パターンをフォトレジスト膜に転写するための光透過領域が、前記マスク基板上の透光膜の一部を開口することで形成され、前記光透過領域には、前記フォトレジスト膜に複数の集積回路パターンを転写するための領域であって隣接して配置される一対の主光透過領域が配置され、

前記一対の主光透過領域の各々の周囲には、主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率がフォトマスクのマスク基板の透過率よりも下がるように設定された第1の位相シフトパターンが配置され、

前記一対の主光透過領域の一方の主光透過領域には、他方の主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率が実効的に低下しないような第2の位相シフトパターンが、その端部を前記一対の主光透過領域間における前記第1の位相シフトパターン上に一部分重ならせた状態で配置されていることを特徴とする半導体集積回路装置の製造方法。

【請求項4】 露光光源から放射された所定波長の露光光をフォトマスクおよび投影露光光学系を介して、半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、前記フォトマスクのマスク基板の集積回路パターンは、光透過率が90%以上の第1光透過領域および第2光透過領域と、光透過率が3%以上80%以下の第3光透過領域および第4光透過領域とを含み、

前記第1光透過領域と第3光透過領域とが境界を接し、それぞれの領域を透過した露光光の位相が互いに反転し、

前記第2光透過領域と第4光透過領域とが境界を接し、それぞれの領域を透過した露光光の位相が互いに反転し、

前記第1光透過領域および第2光透過領域を透過した露光光の位相が互いに反転し、

前記第3光透過領域と第4光透過領域とが境界を接するか、または光透過率が1%以下の透光領域を介して近接し、それぞれの光透過領域を透過した露光光の位相が互いに反転し、

前記フォトマスクに所定の波長の露光光を照射し、前記半導体ウエハ上のフォトレジスト上に前記複数の集積回路パターンを転写する工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項5】 露光光源から放射された所定波長の露光光をフォトマスクおよび投影露光光学系を介して、半導体ウエハ上のフォトレジスト膜に照射することにより、前記

フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、前記フォトマスクには、透光領域と、平面寸法の異なる第1光透過領域および第2光透過領域と、前記第1光透過領域および第2光透過領域に近接し、かつ、透過光の位相を反転させる第3光透過領域および第4光透過領域とを有し、

前記第3光透過領域および第4光透過領域は、その光透過率が前記フォトレジスト膜にその独立したパターンを転写させないようにフォトマスクのマスク基板の光透過率よりも低くされ、かつ、その各々の平面寸法が前記第1光透過領域および第2光透過領域の平面寸法に応じて変えてあり、(a)前記フォトマスクと、前記フォトレジスト膜が被着された半導体ウエハとを投影露光装置に配置する工程と、(b)前記所定波長の露光光を、前記フォトマスクに照射し、それを透過した露光光において、前記第3光透過領域および第4光透過領域を透過した光の位相と、それぞれ前記第1光透過領域および第2光透過領域を透過した光の位相とが互いに反転させる工程と、(c)前記フォトマスクを透過した露光光を投影露光装置により露光し、前記第1光透過領域および第2光透過領域の転写像を前記半導体ウエハのフォトレジスト膜に転写する工程とを有することを特徴とする半導体集積回路装置の製造方法。

【請求項6】 露光光源から放射された所定波長の露光光をフォトマスクおよび投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、

前記集積回路パターンは、互いに近接する複数のパターンを有し、かつ、前記複数のパターンのうちの所定のパターンは、近傍に他のパターンが配置されない孤立パターン等価部分を有し、

前記フォトマスクには前記互いに近接する複数のパターンおよび前記孤立パターン等価部分をフォトレジスト膜に転写するための光透過領域が、前記マスク基板上の透光領域の一部を開口することで形成され、

前記光透過領域には、前記フォトレジスト膜に互いに近接する複数のパターンおよび前記孤立パターン等価部分を転写するための領域であって、前記孤立パターン等価部分の対応箇所以外で互いに隣接して配置され、かつ、前記孤立パターン等価部分に対応する箇所ではいずれか一方の一部分が孤立した状態で配置される一対の主光透過領域が配置され、

前記一対の主光透過領域の各々の周囲には、主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率がフォトマスクのマスク基板の透過率よりも下がるように設定された第1の位相シフトパターンが配置され、

前記一対の主光透過領域の一方の主光透過領域には、他

方の主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率が前記フォトマスクのマスク基板の光透過率と略同一になるように設定された第2の位相シフトパターンが、その端部が前記一対の主光透過領域間における前記第1の位相シフトパターン上を覆うように配置されていることを特徴とする半導体集積回路装置の製造方法。

【請求項7】 露光光源から放射された所定波長の露光光をフォトマスクおよび投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、

前記集積回路パターンは、互いに近接する複数のパターンを有し、かつ、前記複数のパターンのうちの所定のパターンは、近傍に他のパターンが配置されない孤立パターン等価部分を有し、

前記フォトマスクには前記互いに近接する複数のパターンおよび前記孤立パターン等価部分をフォトレジスト膜に転写するための光透過領域が、前記マスク基板上の透光領域の一部を開口することで形成され、

前記光透過領域には、前記フォトレジスト膜に互いに近接する複数のパターンおよび前記孤立パターン等価部分を転写するための領域であって、前記孤立パターン等価部分の対応箇所以外で互いに接して配置され一体となり、かつ、前記孤立パターン等価部分に対応する箇所ではいずれか一方の一部分が孤立した状態で配置される一対の主光透過領域が配置され、

前記光透過領域の外周および前記主光透過領域の孤立パターン等価部分の外周には、主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率がフォトマスクのマスク基板の透過率よりも下がるように設定された第1の位相シフトパターンが配置され、

前記一対の主光透過領域の一方の主光透過領域には、他方の主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率が前記フォトマスクのマスク基板の光透過率と略同一になるように設定された第2の位相シフトパターンが配置されていることを特徴とする半導体集積回路装置の製造方法。

【請求項8】 請求項6または7記載の半導体集積回路装置の製造方法において、前記主光透過領域において、前記孤立パターン等価部分に対応する領域の幅が他の領域部分の幅に比べて広いことを特徴とする半導体集積回路装置の製造方法。

【請求項9】 請求項6、7または8記載の半導体集積回路装置の製造方法において、前記第2の位相シフトパターンは、前記マスク基板上に被着された位相シフト膜からなり、その膜厚によって露光光の位相反転が調節されていることを特徴とする半導体集積回路装置の製造方

法。

【請求項10】 請求項6、7または8記載の半導体集積回路装置の製造方法において、前記第2の位相シフトパターンは、前記マスク基板の主面に重ね合わされた位相シフト用基板に蝕かれた溝で形成されていることを特徴とする半導体集積回路装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、半導体集積回路装置の製造技術に関し、特に、位相シフトマスクを用いた露光処理技術に適用して有効な技術に関するものである。

【0002】

【従来の技術】 半導体装置の高密度実装に伴って集積回路の微細化が進み、集積回路素子や配線の設計ルールもサブミクロン域に入ってきている。このため、露光に用いる光の波長も露光装置の性能限界である1μm、エキシマレーザに及んできている。

【0003】 しかし、このような波長域の光を用い、フォトマスク（以下、単にマスクという）上の集積回路パターンを半導体ウエハに転写するフォトリソグラフィ工程では、パターン転写精度の低下が深刻な問題となっている。

【0004】 このような問題を解決する手段として、マスクを透過する光の位相を操作することにより、投影像のコントラストの低下を防止する位相シフト技術が注目されている。

【0005】 この技術は、例えば透光領域を挟む一對の光透過領域の一方に、一對の光透過領域を透過した直後の2つの光の位相が互いに反転するように膜厚を調整した位相シフト（例えば透明なガラス膜等）を設けた構造のマスクを用いる技術である。

【0006】 この技術を用いた場合、半導体ウエハ上では2つの光がそれぞれの境界部で互いに干渉し弱め合うので、パターンの投影像のコントラストを大幅に向上させることができ、パターン相互を良好に分離した状態で露光処理が可能となる。

【0007】 また、例えば特開平4-136854号公報には、透明基板上に半透明膜を形成し、半透明膜を透過した光と、半透明膜に開口された開口部を透過した光とで位相を反転させる位相シフト技術が開示されている。

【0008】 また、例えば特開平2-140743号公報には、マスクの光透過領域の一部に位相シフトを設けることにより、透過光に位相差を生じさせ、位相シフト境界部を強調させる位相シフト技術が開示されている。

【0009】 なお、位相シフト技術が記載された他の例としては、例えば米国特許5290647号には、エッジ強調形の位相シフトマスクについての構造が開示されており、位相シフト膜上に透光パターンを形成し、透光パタ

ーンで形成される光透過領域の外周端部に位相シフト膜の一部を突出させる構造について説明されている。

【0010】 また、米国特許5514500号には、エッジ強調形の位相シフトマスクについての構造が開示されており、位相シフト膜上に透光パターンを形成し、透光パターンを形成する透光膜において光透過領域の外周端部にあたる領域をハーフエッチングし膜厚を薄くすることでその領域において露光光が透過可能となるようにするとともに、位相シフトとしての機能を生じさせるようにした構造について説明されている。

【0011】 また、米国特許5523184号には、透光パターンで形成される光透過領域の中央に孤立した状態の透光パターンを設ける構造のフォトマスクについて説明されている。

【0012】 さらに、特開平4-25841号公報には、主開口部の周囲に位相シフト機能を有する補助開口部を設け、その補助開口部の透過率を主開口部の透過率とは異なるようにした位相シフトマスクについて説明されている。

【0013】

【発明が解決しようとする課題】 ところが、上記した位相シフト技術においては、以下の問題があることを本発明者は見出した。

【0014】 上記した特開平4-136854号公報に記載の半透明膜を用いる位相シフト技術においては、例えば半導体集積回路の製造工程における微細なコンタクトホール形成工程に適用する場合に、同じ露光処理で転写するコンタクトホールの寸法が半導体ウエハ面内において全て同一の場合には半導体ウエハ上に精度良くホールパターンを転写することができるが、同じ露光処理で転写するコンタクトホールの寸法が半導体ウエハ面内において異なる場合には、大径のコンタクトホールの近傍にゴースト露光が発生してしまう一方、ゴースト露光が生じないように露光条件を設定すると、小径のコンタクトホールのパターンを良好に転写することができず、結果として露光マージンが極めて狭くなってしまうことが判明した。したがって、微細なパターンの転写が不可能となってしまふ。

【0015】 また、上記した特開平2-140743号公報に記載のマスクの光透過領域の一部に位相シフトを設ける位相シフト技術においては、光透過領域も位相シフトも光の透過率は同じであるため、位相シフト境界部での光の干渉を良好に行うことを考慮すると、位相シフトパターンの加工精度に高い精度が必要であり、あまり余裕を待つことができない。例えば位相シフトパターンは、上記したコンタクトホールとの面積比が1/5程度以下となるように光透過領域内に形成する必要がある。しかし、このような加工精度で位相シフトパターンを形成することは非常に困難であり、結果として位相シフトの加工精度の不足に起因して位相反転光を利用すること

が困難であることが判明した。したがって、微細なパターンの転写が不可能となってしまう。

【0016】また、上述の米国特許および特開平4-25841号においては、いずれもフォトレジスト膜に1つのパターンを転写する場合について説明したものであり、複数のパターンを転写する場合について何ら説明されていない。したがって、その場合に生じる問題、例えば位相シフトパターンの加工精度の問題について記載されていないし、位相シフトパターンの寸法をパターン毎に変える構成についても何ら開示されていない。

【0017】本発明の目的は、寸法の異なる複数のパターンを同一時の露光処理によって転写する場合に、寸法の異なる複数のパターンを高い精度で、しかも小さなパターンにおいて露光不足を生じることなく、大きなパターンの近傍においてゴースト露光が生じることなく良好にパターンを転写することのできる技術を提供することにある。

【0018】また、本発明の他の目的は、配置の異なる複数のパターンを同一時の露光処理によって転写する場合に、配置の異なる複数のパターンを高い精度で、しかも小さなパターンにおいて露光不足を生じることなく、大きなパターンの近傍においてゴースト露光が生じることなく良好にパターンを転写することのできる技術を提供することにある。

【0019】また、本発明の他の目的は、位相シフトマスクにおける位相シフトパターンの加工精度を緩和させることのできる技術を提供することにある。

【0020】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【0021】

【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

【0022】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

【0023】本発明は、露光光源から放射された所定波長の露光光をマスク基板および投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、前記マスク基板には、前記複数の集積回路パターンをフォトレジスト膜に転写するための複数の光透過領域が、前記マスク基板上に堆積された透光膜の一部を開口することで形成され、前記複数の光透過領域の各々には、透過光の位相を実質的に反転させる領域であって前記フォトレジスト膜に実質的に転写されない位相シフトパターンが配置される位相シフト領域と、前記位相シフトパターンが配置されない領域であって前記フォトレ

ジスト膜に集積回路パターンを実質的に転写するための主光透過領域とが配置されており、前記位相シフト領域における露光光の透過率を、前記主光透過領域における露光光の透過率よりも下げるとともに、前記複数の光透過領域の各々における位相シフト領域の平面寸法を、前記フォトレジスト膜に転写される集積回路パターンの寸法または配置の少なくとも一方に応じて変えたものである。

【0024】また、本発明は、露光光源から放射された所定波長の露光光をマスク基板および投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、前記マスク基板には、位相シフトパターンが配置されない領域であって前記フォトレジスト膜に複数の集積回路パターンを実質的に転写するための複数の主光透過領域と、前記複数の主光透過領域の各々の周囲に透光パターンを介して配置された補助光透過領域とが、前記マスク基板上に堆積された透光膜の一部を開口することで形成され、前記補助光透過領域は、透過光の位相を実質的に反転させる機能を有し、かつ、前記フォトレジスト膜に実質的に転写されない位相シフトパターンが配置されて位相シフト領域を形成しており、前記位相シフト領域における露光光の透過率を、前記主光透過領域における露光光の透過率よりも下げるとともに、前記位相シフト領域の平面寸法を、前記フォトレジスト膜に転写されるパターンの寸法または配置の少なくとも一方に応じて変えたものである。

【0025】また、本発明は、露光光源から放射された所定波長の露光光をマスク基板および投影露光光学系を介して半導体ウエハ上のフォトレジスト膜に照射することにより、前記フォトレジスト膜に複数の集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、前記マスク基板には前記複数の集積回路パターンをフォトレジスト膜に転写するための光透過領域が、前記マスク基板上に堆積された透光膜の一部を開口することで形成され、前記光透過領域には、前記フォトレジスト膜に複数の集積回路パターンを実質的に転写するため領域であって互いに平行に隣接して配置される一対の主光透過領域が配置され、前記一対の主光透過領域の各々の周囲には、主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率がマスク基板の透過率よりも下がるように設定された第1の位相シフトパターンが配置され、前記一対の主光透過領域の一方の主光透過領域には、他方の主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率がマスク基板の透過率と同一になるように設定された第2の位相シフトパターンが、その端部を前記一対の主光透過領域間における前記第1の位相シフトパターン上の中央

位置まで至るように配置されているものである。

【0026】また、本発明は、露光光源から放射された所定波長の露光光をフォトマスクおよび投影露光光学系を介して半導体ウエハ上のフォトリソレジスト膜に照射することにより、前記フォトリソレジスト膜に集積回路パターンを転写する工程を有する半導体集積回路装置の製造方法であって、前記集積回路パターンは、互いに近接する複数のパターンを有し、かつ、前記複数のパターンのうちの所定のパターンは、近傍に他のパターンが配置されない孤立パターン等価部分を有し、前記フォトマスクには前記互いに近接する複数のパターンおよび前記孤立パターン等価部分をフォトリソレジスト膜に転写するための光透過領域が、前記マスク基板の上の透光膜の一部を開口することによって形成され、前記光透過領域には、前記フォトリソレジスト膜に互いに近接する複数のパターンおよび前記孤立パターン等価部分を転写するための領域であって、前記孤立パターン等価部分の対応箇所以外で互いに隣接して配置され、かつ、前記孤立パターン等価部分に対応する箇所ではいずれか一方の一部が孤立した状態で配置される一対の主光透過領域が配置され、前記一対の主光透過領域の各々の周囲には、主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率がフォトマスクのマスク基板の透過率よりも下がるように設定された第1の位相シフトパターンが配置され、前記一対の主光透過領域の一方の主光透過領域には、他方の主光透過領域を透過した光の位相に対して透過光の位相を反転させる機能を有し、かつ、露光光の透過率が前記フォトマスクのマスク基板の光透過率と略同一になるように設定された第2の位相シフトパターンが、その端部が前記一対の主光透過領域間における前記第1の位相シフトパターン上を覆うように配置されているものである。

【0027】また、本発明は、前記主光透過領域において、前記孤立パターン等価部分に対応する領域の幅が他の領域部分の幅に比べて広いことを特徴とする半導体集積回路装置の製造方法。

【0028】さらに、他の手段の代表的なものの概要を簡単に説明すれば、次のとおりである。

【0029】すなわち、その手段は、前記フォトリソレジスト膜に転写される複数の集積回路パターンが寸法の異なるホールパターンを含むものである。

【0030】また、その手段は、前記フォトリソレジスト膜に転写される複数の集積回路パターンが隣接して配置された一対のラインパターンを含むものである。

【0031】また、その手段は、前記マスク基板を製造する場合に、(a)マスク基板上に、露光光の半波長となる厚さの半透明膜を堆積した後、その半透明膜上に透光膜を堆積する工程と、(b)前記透光膜上に第1のレジスト膜を堆積する工程と、(c)前記第1のレジスト膜に位相シフト領域のパターンを転写した後、現像処理

を施し、第1のレジストパターンを形成する工程と、

(d)前記第1のレジストパターンをエッチングマスクとして、そのエッチングマスクから露出する透光膜をエッチング除去して第1の透光パターンを形成する工程と、(e)前記第1のレジストパターンまたは第1のレジストパターンの除去後に残る前記第1の透光パターンをエッチングマスクとして、そのエッチングマスクから露出する半透明膜をエッチング除去する工程と、(f)前記透光膜および半透明膜をパターンニングした後のマスク基板上に第2のレジスト膜を堆積した後、その第2のレジスト膜上に導電性膜を形成する工程と、(g)前記第2のレジスト膜に透光パターンの領域を転写した後、現像処理を施し、第2のレジストパターンを形成する工程と、(h)前記第2のレジストパターンをエッチングマスクとして、そのエッチングマスクから露出する透光膜をエッチング除去する工程とを有するものである。

【0032】また、その手段は、前記マスク基板を製造する場合に、(a)マスク基板上に透光膜を堆積する工程と、(b)前記透光膜上に第1のレジスト膜を堆積する工程と、(c)前記第1のレジスト膜に位相シフト領域のパターンを転写した後、現像処理を施し、第1のレジストパターンを形成する工程と、(d)前記第1のレジストパターンをエッチングマスクとして、そのエッチングマスクから露出する透光膜をエッチング除去して第1の透光パターンを形成する工程と、(e)前記第1のレジストパターンまたは第1のレジストパターンを除去後に残る前記第1の透光パターンをエッチングマスクとして、そのエッチングマスクから露出するマスク基板をドライエッチングによって除去することにより、露光光の半波長となる深さで、かつ、露光光の透過率が下がるように位相シフトパターン用の溝を形成する工程と、

(f)前記透光膜をパターンニングした後のマスク基板上に第2のレジスト膜を堆積した後、その第2のレジスト膜上に導電性膜を形成する工程と、(g)前記第2のレジスト膜に透光パターンの領域を転写した後、現像処理を施し、第2のレジストパターンを形成する工程と、

(h)前記第2のレジストパターンをエッチングマスクとして、そのエッチングマスクから露出する透光膜をエッチング除去する工程とを有するものである。

【0033】また、その手段は、前記位相シフト領域における露光光の透過率を20%以上80%以下としたものである。

【0034】また、その手段は、前記第1の位相シフトパターンが半透明膜からなり、その膜厚によって露光光の位相反転が調節されているものである。

【0035】また、その手段は、前記第1の位相シフトパターンがマスク基板に形成された溝であり、その溝の深さによって露光光の位相反転が調節されており、前記溝の底面に微細な凹凸を形成することにより、前記位相シフトパターンの露光光の透過率を下げるものである。



【0036】また、その手段は、前記第1の位相シフトパターンにおける露光光の透過率を20%以上80%以下としたものである。

【0037】

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する（なお、実施の形態を説明するための全図において同一機能を示すものは同一の符号を付し、その繰り返しの説明は省略する）。

【0038】（実施の形態1）図1は本発明の一実施の形態である位相シフトマスクの全体構成の一例を示す平面図、図2は図1の位相シフトマスクの要部平面図、図3は図2のII-III線の断面図、図4（a）～（c）は図1の位相シフトマスクを用いた場合の半導体ウエハ上の露光幅および露光強度の説明図、図5および図6は露光装置の説明図、図7は図1の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図、図8～図12は図1の位相シフトマスクの製造工程における要部断面図、図13～図19は図1の位相シフトマスクを用いた半導体集積回路装置の製造工程における要部断面図、図20は図13～図19で説明した半導体集積回路装置の製造工程における露光工程を抜き出して示したフロー図である。

【0039】図1は、本実施の形態1の位相シフトマスクMの全体構成の一例を示す平面図である。なお、図1においては、図面を見易くするため、遮光帯に斜線のハッチングを付けている。

【0040】この位相シフトマスクMは、例えば実寸の5倍の寸法の半導体集積回路パターンを縮小投影光学系等を通して半導体ウエハに転写するためのレチクルである。

【0041】この位相シフトマスクMを構成するマスク基板MBは、例えば四角形状の透明な合成石英ガラス等からなり、その屈折率は、例えば1.47程度、露光光に対する光透過率は、例えば90%以上である。

【0042】このマスク基板MBの中央には、例えば長方形形状の2つの転写パターン形成領域A1、A2が配置されている。この2つの転写パターン形成領域A1、A2は、互いの長辺を平行にして隣接配置されており、その各々には、例えば実寸の5倍の寸法の転写パターンが形成されている。

【0043】なお、転写パターン形成領域A1、A2を2つとしているのは、スループット向上のためと、位相シフトマスクMの検査をダイ・トウ・ダイで行えるためと、一方にダメージが生じて他方が残る可能性があるため等からである。

【0044】また、マスク基板MB上において、転写パターン形成領域A1、A2の外周には、それらの外周を取り囲むように遮光帯NBがパターン形成されている。この遮光帯NBは、例えばクロム（Cr）等のような遮光材料によって形成されている。

【0045】また、マスク基板MB上において、転写パターン形成領域の外側には、重ね合わせマークパターンB1～B4、C1～C4、D1～D4が形成されている。

【0046】このうち、重ね合わせマークパターンB1～B4は、半導体ウエハ上に形成された重ね合わせマークパターンと、位相シフトマスクMとの位置合わせに用いるパターンであり、例えば十字状に形成され、遮光帯NBの外側においてマスク基板MBの各辺のほぼ中心に当たる位置に配置されている。

【0047】また、重ね合わせマークパターンC1～C4、D1～D4は、一の露光処理の次に行う露光に際して位置合わせに用いる位置合わせ用のマークパターンである。

【0048】このうち、重ね合わせマークパターンC1～C4は、新たに形成するマークとして、重ね合わせした状態を測定するためのマークパターンであり、遮光帯NBよりも内側の角部に配置されている。

【0049】また、重ね合わせマークパターンD1～D4は、例えば1つの配線層の配線パターンを形成した後、さらに別の配線層の配線パターンを形成する等の際に用いる重ね合わせマークパターンであり、遮光帯NBよりも内側において転写パターン形成領域A1、A2の一边のほぼ中心に当たる位置に配置されている。

【0050】これらの重ね合わせマークパターンB1～B4、C1～C4、D1～D4によって、半導体ウエハ上の集積回路素子とその上に形成する配線パターン等との重ね合わせの測定評価が可能となっている。そして、この測定によって、半導体集積回路装置そのものの評価ができるだけでなく、露光装置の高精度の重ね合わせ精度管理評価も可能となっている。

【0051】次に、この位相シフトマスクMの転写パターン形成領域A1、A2における拡大平面図およびそのII-III線の断面図をそれぞれ図2および図3に示す。なお、図2および図3においては、図面を見易くするため、遮光領域および位相シフトの配置領域にそれぞれ斜線および細斜線のハッチングを付している。

【0052】本実施の形態1においては、同一時の露光処理によって半導体ウエハ上に転写されるパターンが、例えば寸法が異なる複数個の接続孔パターン群であって、その中には露光波長よりも微細な寸法または隣接間隔のパターンを有するような場合について説明する。

【0053】遮光パターン1は、マスク基板MB上に位相シフト形成用の半透明膜を介して堆積された遮光膜の一部が開口されて形成されている。この遮光膜は、例えばCr等のような露光光に対する光透過率が1%以下の遮光材料からなり、この遮光膜の配置領域は遮光領域となり、遮光膜の開口領域は露光光を透過する光透過領域となっている。

【0054】本実施の形態1においては、寸法の異なる複数個の接続孔パターンを半導体ウエハ上に転写するの

で、図2等には、これに応じて寸法の異なる複数の光透過領域が示されている。

【0055】また、各光透過領域は、中央の主光透過領域3と、その外周に縁取るように位相シフトパターン2が配置された位相シフト領域とを有している。このうち、主光透過領域3には、位相シフトパターン2が配置されておらず、マスク基板MBが剥き出しになっている。この各々の光透過領域に配置された主光透過領域3も、半導体ウエハ上に転写される接続孔パターンの寸法に応じて異なっている。

【0056】例えば図2等の一番左の光透過領域および主光透過領域3は、相対的に小さい接続孔パターンに対応する領域なので、その寸法が一番小さい。また、図2等の一番右の光透過領域および主光透過領域3は、相対的に大きな接続孔パターンに対応する領域なので、その寸法が一番大きい。また、図2等の中央の光透過領域および主光透過領域3は、寸法が中位の接続孔パターンに対応する領域なので、その寸法が左右の光透過領域および主光透過領域3の中位に設定されている。

【0057】位相シフトパターン2は、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、1つの光透過領域を透過した露光光において、主光透過領域3を透過した露光光と、位相シフトパターン2の配置領域を透過した露光光とで位相差を生じさせ、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。

【0058】なお、このような露光光の位相差の操作は、位相シフトパターン2を形成する半透明膜の厚さによって調節されている。また、位相シフトパターン2の明度は実際の半導体ウエハ上には転写されない。

【0059】ところで、本実施の形態1においては、この位相シフトパターン2が、例えばモリブデンシリサイド(MoS<sub>2</sub>)等のような半透明膜からなり、その露光光の光透過率が、例えば20%~80%程度、好ましくは20%~50%程度になるように設定されている。本実施の形態1においては、例えばその光透過率を20%となるようにした。

【0060】これは、次のような理由からである。すなわち、位相シフトパターンの光透過率を実効的に下げない技術を採用すると位相シフトマスク上で必要な位相シフトパターンの寸法は、位相シフトパターンが形成されていない領域(主光透過領域に対応)の寸法の約1/2以下にしなければならない。

【0061】しかし、その寸法は微細であるため、位相シフトパターン2の加工が極めて困難であると同時に、この位相シフトパターンの加工精度によって位相シフトマスクの精度が実効的に決まることになり、露光光の位相を良好に操作することが可能な位相シフトマスクの製造が非常に困難である。また、その検査や修正も非常に

困難である。したがって、半導体集積回路装置の製造コストの増加等を招くことにもなる。

【0062】そこで、位相シフトパターン2における露光光の透過率を下げることににより、位相シフトマスクMにおける位相シフトパターン2の加工精度に余裕を持たせることが可能となっている。

【0063】このため、図2に示すように、位相シフトパターン2の寸法を、主光透過領域3と同等かそれ以上に設定することが可能となっている。したがって、露光光の位相を良好に操作することが可能な位相シフトマスクMの設計および製造を容易にすることが可能となっている。また、製造された位相シフトマスクMのパターン欠陥の有無を検査するための検査工程や欠陥修正工程も容易にしかも良好に行うことが可能となっている。

【0064】上述のように位相シフトパターン2の露光光に対する光透過率を好ましくは20%~50%としたのは、上述のように、その光透過率をそれよりも上げるとそれだけ、位相シフトパターン2の加工寸法精度が厳しくなることを考慮したものである。

【0065】さらに、本実施の形態1においては、上記したように位相シフトパターン2の加工精度が緩和されたことを上手く利用して、各光透過領域内の位相シフトパターン2の寸法を、半導体ウエハ上に転写する接続孔パターンの寸法に応じて設定している。なお、この位相シフトパターン2の寸法とは、位相シフトパターン2の端部と遮光パターン1の開口部(光透過領域)の端部との間の寸法である。

【0066】例えば大きな接続孔パターンに対応する光透過領域(図2の最も右側)においては、主光透過領域3の寸法も大きい関係上、透過した光パターンの光振幅波形における裾の部分の広がりも大きい上、周囲にゴースト露光等が生じる場合がある。

【0067】そこで、大きな接続孔パターンに対応する光透過領域においては、透過光パターンのエッジにおいて光の位相差操作による効果が良好に行われるように、位相シフトパターン2の寸法を大きめにしている。これにより、透過光パターンの光振幅波形における裾の部分の広がりを抑えることができ、その部分の光波形の立ち上がりや急峻にすることができるので、大きな寸法の接続孔パターンを半導体ウエハ上に良好に転写することができる。

【0068】なお、位相シフトパターン2の光透過率を下げて、そのパターン幅を広げると、透過光の量が多くなりパターンを良好に転写することができない。

【0069】このような位相シフトパターン2の寸法設定を各光透過領域で行うことにより、寸法の異なる複数の接続孔パターンを、同一時の露光処理において高い精度で、しかもゴースト露光等も生じることなく良好に形成することが可能となる。

【0070】このような位相シフトマスクMを用いて投

影露光した場合における半導体ウエハ上での露光光の振幅分布および強度分布を図4に示す。

【0071】本実施の形態1の位相シフトマスクMを用いた場合、位相シフトマスクMの各光透過領域を通過した露光光において、小さな接続孔パターンにおいても大きな接続孔パターンにおいてもそのパターンエッジの部分では位相シフト効果により光波形が急峻となっている。

【0072】また、寸法の小さな接続孔パターンに対応する光透過領域を通過した露光光も露光に必要な光量を確保でき、寸法の大きな接続孔パターンの転写領域の近傍にゴースト露光が生じることもないことが分かる。

【0073】次に、本実施の形態1の半導体集積回路装置の製造工程において用いる露光装置の一例を図5および図6によって説明する。

【0074】露光装置4は、例えば縮小率が1/5、コヒーレンスが0.3および投影光学レンズの開口特性が0.5の縮小投影露光装置である。

【0075】この露光装置4の光学系は、露光光源4aと、試料ステージ4bとを結ぶ露光上に配置されており、ミラー4c1、4c2、シャッタ4d、フライアイレンズ4e、コンデンサレンズ4f、縮小投影光学レンズ系4gおよび位置合わせ光学系4h（4h1～4h10）を有している。

【0076】上記した位相シフトマスクMは、露光装置4のコンデンサレンズ4fと、縮小投影光学レンズ系4gとの間に、アライメント光学系4hによって半導体ウエハ5との位置合わせが行われた状態で配置されている。なお、半導体ウエハ5は、例えばシリコン（Si）単結晶からなり、その上面には感光性のフォトレジスト膜6がスピン塗布法等によって塗布されている。

【0077】露光光源4aは、例えば1極等のような光Lpを放射する高圧水銀ランプである。露光光源4aから放射された光Lpは、ミラー4c1、4c2、コンデンサレンズ4f、位相シフトマスクMおよび縮小投影光学レンズ4gを介して試料ステージ4b上の半導体ウエハ5の上面に照射されるようになっている。

【0078】すなわち、この位相シフトマスクMを通過した光によって形成されるパターンは、縮小投影光学レンズ4gを通じて縮小され、半導体ウエハ5上のフォトレジスト膜6に結像され転写されるようになっている（図6参照）。

【0079】なお、露光処理後は、例えばフォトレジスト膜において露光光が照射された部分を現像処理によって除去する等してフォトレジストパターンを形成する。

【0080】この露光方式としては、例えばステップ&スキャン露光方式を採用しても良い。ステップ&スキャン露光方式は、縮小投影露光の一種であるが、同一の縮小投影レンズを用いて有効となる露光領域を得ることを目的としている。

【0081】この場合、位相シフトマスクMと半導体ウエハ5とをそれぞれレーザ干渉により高い精度で位置座標の測定を行いながら同期させて共に動かしつつ、位相シフトマスクMの上面に、例えばエキシマレーザ光等を照射することにより、位相シフトマスクM上の露光領域を走査する。これに対応して、半導体ウエハ5上のフォトレジスト膜面に位相シフトマスクM上のパターンが縮小投影される。

【0082】すなわち、縮小投影光学レンズ4gの直径に対応して露光するので、実効的に露光チップサイズが21/2倍になる。しかし、この方法を採用する場合は、露光スループットが低下するので、その対策として、縮小率を×5～×4にする方式が採用されている。光源としては、例えばKrFエキシマレーザ（波長248nm）が採用されている。

【0083】このステップ&スキャン露光に対応するためには、従来の×5縮小投影方式よりも、さらに微細なパターン欠陥を抽出する必要があるが、本実施の形態1においては、その欠陥抽出および判別も容易となる。

【0084】次に、本実施の形態1の半導体集積回路装置の製造方法を図7のプロセスフローに沿って、図8～図12等を用いて説明する。

【0085】まず、半導体集積回路のパターンデータを露光領域の回路パターンデータと、位相シフト領域の回路パターンデータのデータに分けて作成する（工程101a、101b）。

【0086】この際、本実施の形態1においては、位相シフト領域の露光光に対する光透過率を下げるような条件付けを設定しておく。一般的に位相シフトマスク上の光透過領域の一辺の寸法が露光波長に対して2倍程度以下の場合、投影光学系を通して半導体ウエハ上に転写される光強度がシフトするため、位相シフトマスクのパターン寸法が微細になるに従って、その寸法精度が厳しくなる。これに伴って、位相シフトマスク自体の加工精度もパターン寸法が微細になるとともに、低下してしまう。

【0087】そこで、本実施の形態1においては、上記のように位相シフト領域の光透過率を下げることで、位相シフトマスクM上においては実効的に大きい寸法で位相シフトパターンを形成することが可能となる。すなわち、位相シフトパターンの設計寸法の自由度を向上させることが可能となっている。

【0088】集積回路パターンデータの設計方法として、例えば半導体集積回路の配線パターンでは、複数の矩形の組み合わせを基本とし、これら矩形が所定のパターン幅、長さおよび所定の間隔で複数配列されている場合を想定する。そして、これらのパターンと直交する方向のパターンは、基本的に異なる配線幅に形成することで対応できる。

【0089】それらによって、組み合わせられる半導体集

積回路の配線パターンは、層単位に分けて一旦位相シフトマスク上に形成し、露光装置の投影光学系を道して半導体ウエハ上に転写する。

【0090】その際、上記パターンの幅、間隔の少なくとも一方を露光波長より小さくすることは、投影露光を用いると一般的に困難である。この問題を解決する手段として、位相シフト領域を設けてマスク面を透過する露光光に位相差を生じさせるようにする。

【0091】パターン図形の重ね合わせ、すなわち、図形と図形とのオーバーラップがある場合、重ね除去処理（転写領域の切り出し）が行われる。重ね除去処理は、例えばパターンデータによって形成される図形をメモリマップ上に展開し、論理和（OR）処理する。また、近接するパターンが含まれる領域にウィンドウを設けて、計算量の処理時間の短縮を図っている。

【0092】次いで、図形をX、Yの各方向へ並び替えるソート処理を行う。このソートは、パターンデータを近接するパターンの面積比率が大きい方向（例えば、X軸方向またはY軸方向）に、所定の間隔（例えば、半導体集積回路パターンの配線ピッチ）でグループ分けして並び替えるものである。

【0093】続いて、並び替え処理した1つの図形について位相シフトパターンデータの形成処理が行われる。この処理方法としては、各図形の寸法に対応して、分類し、拡大縮小するものである。すなわち、パターンをx方向またはy方向に順次並び替え、これに対応させて、それぞれのパターンを所定の幅だけ拡大する。これにより、位相シフト領域の回路パターンデータ（位相シフトパターンデータ）を作成する。

【0094】次に、図8に示すようなマスク基板MBを用意する（工程102）。すなわち、マスク基板MB上には、例えばMoS<sub>1</sub>等からなる半透明膜2aを介して、例えばCr等からなる遮光膜1aが堆積されている。さらに、その遮光膜1a上には電子線描画用のレジスト膜7が堆積されている。

【0095】この半透明膜2aは、位相シフトパターンを形成するための膜であり、その膜厚は、位相シフトパターンを透過した光と位相シフトパターンの無い主光透過領域を透過した光との間に位相差が生じるように設定されている。また、半透明膜2aは、上記したように露光光に対する光透過率が、例えば20%程度に下げられている。

【0096】続いて、このようなマスク基板MB上の電子線描画用のレジスト膜7に、上記した位相シフトパターンデータを用いて位相シフトパターンを電子線描画方法等によって転写する。この場合、パターンの位置精度および寸法精度を、例えば0.1μm以下とすることができ、

【0097】その後、現像処理を施す。この際、電子線描画用のレジスト膜7がポジ形かネガ形によって、そ

の露光部分または未露光部分を現像液により除去し、図9に示すように、電子線描画用のレジストパターン7aを形成する。

【0098】そして、そのレジストパターン7aをエッチングマスクとして遮光膜1aおよび半透明膜2aをエッチング法等によってパターンニングする。この際、レジストパターン7aによって遮光膜1aをパターンニングした後、レジストパターン7aを除去し、残された遮光膜1aのパターンをエッチングマスクとして、下層の半透明膜2aの露出部分をエッチング除去しても良い（工程103）。

【0099】その後、電子線描画用のレジストパターン7aを除去した後、マスク基板MB上にパターン形成された遮光膜1aのパターン等の外観を検査する（工程104）。

【0100】次いで、図10に示すように、マスク基板MBのパターン形成面上に、電子線描画用のレジスト膜8を塗布した後、さらに、その上面に導電性ポリマ膜9を塗布する。

【0101】その後、上記した遮光領域の回路パターンデータに基づいて、マスク基板MB上の電子線描画用のレジスト膜8に、上記した遮光領域の回路パターンを電子線描画方法等によって転写する。

【0102】この際、回路パターンの他に、マスク基板MBの転写領域の周辺部に半導体ウエハとの位置合わせのための上記した重ね合わせパターンを露光する。この重ね合わせマークのパターンは、使用する縮小投影露光装置によって指定されるものである。

【0103】次いで、マスク基板MBに対して、現像処理を施す。この際、電子線描画用のレジスト膜8がポジ形かネガ形によって、その露光部分または未露光部分を現像液により除去し、図11に示すように、電子線描画用のレジストパターン8aを形成する。

【0104】そして、その電子線描画用のレジストパターン8aをエッチングマスクとして遮光膜1aをエッチング法等によってパターンニングする。

【0105】これにより、遮光パターン1および位相シフトパターン2を形成した後、電子線描画用のレジストパターン8aを除去することにより、図12に示すように、位相シフトマスクMを作成する（工程105）。

【0106】続いて、この位相シフトマスクMにおける遮光パターン1および位相シフトパターン2の外観を検査する。この際に発見された遮光膜の残り欠陥等は、例えばレーザ光を照射して除去することにより修正することができる（工程106）。

【0107】その後、縮小投影露光工程に移行する（工程107）。この縮小投影露光工程においては、位相シフトマスクMを上記した露光装置4（図5参照）に設置するとともに、半導体集積回路を形成する半導体ウエハを露光装置4の試料ステージ4b（図5参照）上に真空

吸着させた状態で載置する。

【0108】なお、この半導体ウエハの主面上には、パターンを転写するためのフォトレジスト膜が塗布されている。また、半導体ウエハには、集積回路素子とその周辺部に位相シフトマスクMとの重ね合わせマークが形成されている。

【0109】その後、露光装置4を用い、半導体ウエハ5上の半導体集積回路チップパターン毎に形成された重ね合わせマークを検出し、位相シフトマスクM上の重ね合わせマークと位置合わせを行う。

【0110】そして、重ね合わせが完了する毎に、所定の露光波長の紫外線または遠紫外線を位相シフトマスクMおよび露光装置4の投影光学系を介して半導体ウエハに照射する。

【0111】これにより、位相シフトマスクMのマスクパターンの投影像を半導体ウエハ上のフォトレジスト膜に結像させる。この際、位相シフトパターン2aの透過光は明像を形成しない。

【0112】このような露光処理は、通常、半導体ウエハ上に形成した集積回路チップ単位で行い、半導体ウエハ上でマーク検出と露光とを複数回繰り返すことにより行われる。

【0113】この際、例えば半導体ウエハ上にボジ形のフォトレジスト膜を堆積した場合は、露光光が照射された箇所が現像処理により除去され、露光光が照射されなかった箇所がパターンとして残る。したがって、そのフォトレジスト膜は、位相シフトマスクM上の主光透過領域3（図2参照）に対応する領域に開口部が形成されるようなパターンとなる。

【0114】次いで、このフォトレジストパターンをエッチングマスクとして、半導体ウエハに対してエッチング処理を施すことにより、半導体ウエハ上に所定のパターンを形成する。

【0115】本実施の形態1の図2等に示したパターンにおいては、例えば寸法の異なり、かつ、露光波長よりも短い幅または隣接間隔のある複数の接続孔パターンを、半導体ウエハ上に堆積された絶縁膜に形成し、その下層の導体層を露出させる（工程108）。

【0116】次に、本実施の形態1の半導体集積回路装置の製造方法を、例えばツイン・ウエル方式のCMOS（Complementary MOS）-SRAM（Static Random Access Memory）の製造工程に適用した場合を図13～図19によって説明する。

【0117】図13はその製造工程における半導体ウエハ5を構成する半導体基板5sの要部断面図である。半導体基板5sは、例えばn-形のSi単結晶からなり、その上部には、例えばnウエル10nおよびpウエル10pが形成されている。

【0118】nウエル10nには、例えばn形不純物のリンまたはAsが導入されている。また、pウエル10

pには、例えばp形不純物のホウ素が導入されている。

【0119】続いて、図14に示すように、このような半導体基板5sの主面上に、例えばSiO<sub>2</sub>からなるフィールド絶縁膜11をLOCOS（Local Oxidization of Silicon）法等によって形成した後、そのフィールド絶縁膜11に囲まれた素子形成領域に、例えばSiO<sub>2</sub>からなるゲート絶縁膜12iを熱酸化法等によって形成する。

【0120】その後、その半導体基板5s上に、例えば低抵抗ポリシリコンからなるゲート形成膜をCVD法等によって堆積した後、その膜をフォトリソグラフィ技術およびエッチング技術によってパターンニングすることにより、ゲート電極12gを形成する。

【0121】次いで、nチャネル形のMOS-FET形成領域に、例えばn形不純物のリンまたはAsをイオン注入法等によって導入する。この際、ゲート電極12gをマスクとして自己整合的にn形不純物を半導体基板5sに導入する。

【0122】続いて、pチャネル形のMOS-FET形成領域に、例えばp形不純物のホウ素をイオン注入法等によって導入する。この際、ゲート電極12gをマスクとして自己整合的にp形不純物を半導体基板5sに導入する。

【0123】その後、半導体基板5sに対して熱処理を施すことにより、nチャネル形のMOS-FETのソース領域およびドレイン領域を構成するn形の半導体領域12ndを形成するとともに、pチャネル形のMOS-FETのソース領域およびドレイン領域を構成するp形の半導体領域12pdを形成する。

【0124】次いで、図15に示すように、半導体基板5s上に、例えばSiO<sub>2</sub>からなる層間絶縁膜13aを、CVD法等によって堆積した後、その上面にポリシリコン膜をCVD法等によって堆積する。

【0125】続いて、そのポリシリコン膜をフォトリソグラフィ技術およびエッチング技術によってパターンニングした後、そのパターンニングされたポリシリコン膜の所定領域に不純物を導入することにより、ポリシリコン膜からなる配線14Lおよび抵抗14Rを形成する。

【0126】その後、図16に示すように、半導体基板5s上に、例えばSiO<sub>2</sub>からなる層間絶縁膜13bをSOG（Spin On Glass）法等によって堆積した後、その層間絶縁膜13bに半導体領域12pd、12ndおよび配線14Lの一部が露出するような接続孔15aをフォトリソグラフィ技術およびエッチング技術によって穿孔する。

【0127】本実施の形態1においては、例えばこのフォトリソグラフィ工程において、前記した位相シフトマスクMを用いる。図17ではフィールド酸化膜11上の接続孔15aとソース、ドレインとの接続孔15aとが図示されており、互いに深さが異なっている。

【0128】このように接続孔15aに高低差(深さの差)がある場合においても、本実施の形態1の位相シフトマスクMを用いることにより、半透明の位相シフト領域の寸法を変更することにより、接続孔15aを精度良く加工することが可能となっている。

【0129】また、上記集積回路の周辺回路における接続孔(図示していない)の加工寸法を変更する場合においても、半透明の位相シフト領域の寸法を変更することにより、その接続孔を精度良く加工することが可能となっている。

【0130】次いで、半導体基板5s上に、例えばアルミニウム(A1)またはA1合金等からなる金属膜をスパッタリング法等によって堆積した後、その金属膜をフォトリソグラフィ技術およびエッチング技術によってパターンニングすることにより、図17に示すように、第1層配線16L1を形成する。

【0131】この配線パターン形成工程においても、本実施の形態1の位相シフトマスクMを適用することにより、それらの加工精度を向上させることができる。

【0132】続いて、図18に示すように、半導体基板5s上に、例えばSiO<sub>2</sub>からなる層間絶縁膜13cをCVD法等によって堆積した後、その一部に第1層配線16L1の一部が露出するような接続孔15bを穿孔する。

【0133】その後、半導体基板5s上に、例えばA1またはA1合金等からなる金属膜をスパッタリング法等によって堆積した後、その金属膜をフォトリソグラフィ技術およびエッチング技術によってパターンニングすることにより、第2層配線16L2を形成する。

【0134】その後、図19に示すように、半導体基板5s上に、例えばSiO<sub>2</sub>からなる表面保護膜17をCVD法等によって堆積する。

【0135】このようなSRAMの製造プロセスにおけるフォトリソグラフィ工程、すなわち、露光工程を抽出し、フロー化した露光プロセス・フロー図を図20に示す。

【0136】同図において、nウエル・フォト工程P1は、半導体基板上に窒化シリコン等からなる絶縁膜を堆積した後、その絶縁膜上にnウエル形成領域以外の領域が被覆されるようなフォトレジストパターンを形成する工程である。

【0137】フィールド・フォト工程P2は、半導体基板上に窒化シリコン等からなる絶縁膜を堆積した後、その絶縁膜上に素子形成領域のみが被覆されるようなフォトレジストパターンを形成する工程である。

【0138】pウエル・フォト工程P3は、pウエルのチャネルストップ領域を形成するために、nウエル上に被覆するフォトレジストパターンを形成する工程である。

【0139】ゲート・フォト工程P4は、半導体基板上

にポリシリコン等からなる導体膜を堆積した後、その導体膜上にゲート電極形成領域が被覆されるようなフォトレジストパターンを形成する工程である。

【0140】nチャネル・フォト工程P5は、nチャネル側にゲート電極をマスクとしてn形不純物をイオン注入するために、pチャネル側を被覆するようなフォトレジストパターンを形成する工程である。

【0141】pチャネル・フォト工程P6は、逆に、Pチャネル側にゲート電極をマスクとしてp形不純物をイオン注入するために、nチャネル側を被覆するようなフォトレジストパターンを形成する工程である。

【0142】多結晶シリコン・フォト工程P7は、配線または抵抗となる第2層多結晶シリコン膜をパターンニングするために、半導体基板上に堆積された多結晶シリコン膜上に配線および抵抗領域を被覆するようなフォトレジストパターンを形成する工程である。

【0143】R・フォト工程P8は、抵抗上にフォトレジストパターンを形成した状態で、その他の領域に不純物を導入する際のマスクとなるフォトレジストパターンをネガ・プロセスによってパターンニングする工程である。

【0144】コンタクト・フォト工程P9は、接続孔を形成するためのフォトレジストパターンをポジ・プロセスで形成する工程である。A1-1・フォト工程P10は、第1層配線をパターンニングする工程である。

【0145】スルーホール・フォト工程P11は、第1層配線と第2層配線とを接続する接続孔を開口するためのフォトレジストパターンを形成する工程である。

【0146】A1-2・フォト工程P12は、第2層配線をパターンニングするための工程である。ボンディングパッド・フォト工程P13は、表面保護膜上にボンディングパッドに対応する100μm程度の開口を形成するための工程であり、表面保護膜上にボンディングパッド形成領域以外を被覆するフォトレジストパターンを形成する工程である。

【0147】これらの露光プロセスのうち、nウエル・フォト工程P1、nチャネル・フォト工程P5、pチャネル・フォト工程P6およびボンディングパッド・フォト工程P13は、最小寸法が比較的大きいので、一般に、位相シフトマスクを用いる必要がないが、その他のフォト工程では、本実施の形態の位相シフトマスクを露光に際して用いる。

【0148】特に、ゲート・フォト工程P4では、化学増幅系のネガ形フォトレジストを用いてゲート電極を形成し、コンタクト・フォト工程P9では、化学増幅系のポジ形フォトレジストを用いて接続孔を形成する。これにより、ゲート電極のゲート長および接続孔の開口径を、露光方式で用いる露光の波長以下(例えば0.3μm程度)に微細にすることができる。

【0149】このように、本実施の形態1においては、

以下の効果を得ることが可能となる。

【0150】(1) 半導体ウエハ上に、寸法の異なる複数の接続孔パターンを同一時の露光処理によって転写する場合に、寸法の異なる複数の接続孔パターンを高い寸法精度で、しかも、大きい接続孔パターンの近傍にゴースト露光を生じることなく、また、小さな接続孔パターンの露光不足を生じることなく良好に転写することが可能となる。

【0151】(2) 露光波長よりも微細で寸法が異なる複数の接続孔パターンを転写する場合、露光波長よりも大きく寸法が異なる複数の接続孔パターンを転写する場合、または露光波長よりも微細な接続孔パターンと露光波長よりも大きな接続孔パターンの両方を転写する場合であっても、同一時の露光処理において高い寸法精度で良好に転写することができる。

【0152】(3) 上記(1)、(2)により、素子集積度の向上やチップサイズの縮小を推進することが可能となる。

【0153】(4) 上記(1)、(2)により、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。

【0154】(5) 位相シフトマスクの位相シフトパターンの加工精度を緩和することができる。このため、位相シフトマスクの検査および修正を容易にすることができ、位相シフトマスクの製造を容易にすることが可能となる。

【0155】(6) 上記(5)により、半導体集積回路装置の低コスト化を推進することが可能となる。

【0156】(実施の形態2) 図21は本発明の他の実施の形態である位相シフトマスクの要部平面図、図22は図21のXXII-XXII線の断面図である。なお、図21および図22においては、図面を見易くするため、透光パターンおよび位相シフトパターンにそれぞれ斜線および網掛けのハッチングが付けてある。

【0157】本実施の形態2においては、半導体ウエハ上に同じ寸法の複数のパターンを転写しようとした場合に生じる不具合を回避する場合に適用して有効な位相シフトマスクの構造について説明する。

【0158】半導体集積回路装置の露光処理においては、半導体ウエハ上に同じ寸法の複数のパターンを転写しようとした場合であっても、パターンの配置状況等によって転写されるパターンの寸法が異なってしまう場合がある。

【0159】例えば長方形の複数の接続孔パターンが互いに平行に隣接して配置されるような場合に、中央に位置する接続孔パターンの寸法が、周囲の接続孔パターンよりも大きくなってしまふ場合がある。これは、中央の光透過領域を透過した光のエッジ部分の光強度が、その両側の光透過領域を透過した光によって強められることに起因する。

【0160】そこで、本実施の形態2においては、この

ような不具合を回避すべく、図21および図22に示すように、各光透過領域の透光透過領域3の寸法は同一にして、中央の光透過領域の位相シフトパターン2の寸法を、その両側の光透過領域の位相シフトパターン2の寸法よりも大きめに設定している。

【0161】これにより、中央の光透過領域を透過した光のパターンのエッジにおいて光の位相差操作による効果が良好に行われるようにすることができるので、透光パターン2の光振幅波形における裾の部分の広がりを抑え、その部分の光波形の立ち上がりを急峻にすることができる。このため、中央の接続孔パターンが、その両側の接続孔パターンよりも大きくなってしまふのを防止することが可能となっている。

【0162】このように、本実施の形態2においては、前記実施の形態1の(5)および(6)で得られた効果の他に、以下の効果を得ることが可能となる。

【0163】(1) 半導体ウエハ上に同じ寸法の複数の接続孔パターンを転写しようとした場合に、接続孔パターンの配置状況によって寸法が異なってしまうのを防止することが可能となる。

【0164】(2) 上記(1)により、露光波長よりも微細なパターンを高い寸法精度で良好に形成することができるので、素子集積度の向上やチップサイズの縮小を推進することが可能となる。

【0165】(3) 上記(1)により、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。

【0166】(実施の形態3) 図23は本発明の他の実施の形態である位相シフトマスクの要部平面図、図24は図23のXXIV-XXIV線の断面図、図25は図23の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図、図26～図30は図23の位相シフトマスクの製造工程における要部断面図である。なお、図23および図24においては、図面を見易くするため、透光パターンおよび位相シフトパターンにそれぞれ斜線および網掛けのハッチングが付けてある。

【0167】本実施の形態3においても、前記実施の形態1と同様に、同一時の露光処理によって、例えば露光波長よりも微細で、かつ、寸法が異なる複数の接続孔パターン群を半導体ウエハ上に転写する場合について説明する。

【0168】本実施の形態3においては、図23および図24に示すように、位相シフトパターン2が溝によって形成されている。光の位相差操作は、この溝の深さによって調節されている。なお、透光パターン1はマスク基板MB上に直接接触した状態で形成されている。

【0169】そして、本実施の形態3においては、位相シフトパターン2を形成する溝の底面にダメージ等を与え微細な凹凸を形成することにより、位相シフトパターン2の配置領域における露光光の光透過率を前記実施の形態1と同様に下げている。

【0170】次に、本実施の形態3の半導体集積回路装置の製造方法を図25のプロセスフロー図に沿って、図26～図30等を用いて説明する。

【0171】まず、半導体集積回路のパターンデータを遮光領域の回路パターンデータと、位相シフト領域の回路パターンデータに分けて作成する（工程201a、201b）。

【0172】この際、本実施の形態3においても前記実施の形態1と同様に、位相シフト領域における露光光の光透過率を下げるような条件付けを設定しておく。

【0173】次に、図26に示すようなマスク基板MBを用意する（工程202）。すなわち、マスク基板M上には、例えばCr等からなる遮光膜1aが堆積され、さらに、その遮光膜1a上には電子線描画用のレジスト膜7が堆積されている。

【0174】続いて、このようなマスク基板M上の電子線描画用のレジスト膜7に、上記した位相シフトパターンデータを用いて位相シフトパターンを電子線描画方法等によって転写する。

【0175】その後、現像処理を施し、さらに、図27に示すように、それによって形成された電子線描画用のレジストパターン7aをエッチングマスクとして、そのマスクから露出する遮光膜1aおよびマスク基板MBを順にエッチング法等によってエッチング除去する。これにより、位相シフトパターン2用の溝をマスク基板MBに形成する。

【0176】このマスク基板MBの位相シフトパターン2用の溝は、レジストパターン7aを用いて遮光膜1aのパターンを形成した後、レジストパターン7aを除去し、その後に残る遮光膜1aのパターンをエッチングマスクとしてエッチング処理しパターン形成しても良い。

【0177】この際、本実施の形態3においては、マスク基板MBに位相シフトパターン2用の溝を、例えばドライエッチング法等のような異方性のエッチング法によって形成する。このエッチングガスとしては、例えばCHF<sub>3</sub>とO<sub>2</sub>(5%)との混合ガスを用い、ガス圧力は例えば0.05 Torr、印加電力は例えば700 W程度である。

【0178】これにより、位相シフトパターン2を形成する溝の底面にダメージを与えて露光光の光透過率を下げる。これにより、位相シフトパターン2の配置領域における露光光の光透過率は、例えば80%程度となる。

【0179】この光透過率をさらに下げる方法としては、位相シフトパターンの領域内において、主光透過領域との境界に接しないようにした微小なドットパターンを追加して露光した後、このようなドットパターンをマスクとして位相シフト領域のマスク基板MBに対してエッチング処理を施す。これにより、位相シフトパターン2を形成する溝の底面において、ドットパターンのある領域と無い領域とで微小な凹凸を形成することにより、

位相シフトパターン2を透過する露光光の透過率をさらに下げるようにする（工程203）。

【0180】その後、電子線描画用のレジストパターン7aを除去した後、マスク基板MB上にパターン形成された遮光膜1aのパターン等の外観を検査する（工程204）。

【0181】次いで、図28に示すように、マスク基板MBのパターン形成面上に、電子線描画用のレジスト膜8を塗布した後、さらに、その上面に導電性ポリマ膜9を塗布する。

【0182】その後、上記した遮光領域の回路パターンデータに基づいて、マスク基板MB上の電子線描画用のレジスト膜8に、遮光領域の回路パターンを電子線描画方法等によって転写する。

【0183】次いで、マスク基板MBに対して、現像処理を施し、さらに、図29に示すように、それによって形成された電子線描画用のレジストパターン8aをエッチングマスクとして遮光膜1aをエッチング法等によってパターンニングする。

【0184】これにより、遮光パターン1および位相シフトパターン2を形成した後、電子線描画用のレジストパターン8aを除去することにより、図30に示すように、位相シフトマスクMを作成する（工程205）。

【0185】続いて、この位相シフトマスクMにおける遮光パターン1および位相シフトパターン2を前記実施の形態1と同様に検査および修正した後（工程206）、縮小投影露光工程（工程207）に移行する。

【0186】縮小投影露光工程においては、位相シフトマスクMを上記した露光装置4（図5参照）に設置するとともに、半導体集積回路を形成する半導体ウエハを露光装置4の試料ステージ4.b（図5参照）上に載置する。

【0187】なお、この半導体ウエハの主面上には、パターンを転写するためのフォトリソレジスト膜が塗布されている。また、半導体ウエハには、集積回路素子とその周辺部に位相シフトマスクMとの重ね合わせマークが形成されている。

【0188】その後、露光装置4を用い、半導体ウエハ5上の半導体集積回路チップパターン毎に形成された重ね合わせマークを検出し、位相シフトマスクM上の重ね合わせマークと位置合わせを行う。

【0189】そして、重ね合わせが完了する毎に、所定の露光波長の紫外線または遠紫外線を位相シフトマスクMおよび露光装置4の投影光学系を介して半導体ウエハに照射する。

【0190】これにより、位相シフトマスクMのマスクパターンの投影像を半導体ウエハ上のフォトリソレジスト膜に結像させる。この際、位相シフトパターン2の透過光が明像を形成しない。

【0191】このような露光処理は、通常、半導体ウエ



ハ上に形成した集積回路チップ単位で行い、半導体ウエハ上でマーク検出と露光とを複数回繰り返すことにより行われる。

【0192】この際、例えば半導体ウエハ上にボン形のフォトリソレジスト膜を堆積した場合は、露光光が照射された箇所が現像処理により除去され、露光光が照射されなかった箇所がパターンとして残る。したがって、そのフォトリソレジスト膜は、位相シフトマスクM上の主光透過領域3（図21参照）に対応する領域に開口部が形成されるようなパターンとなる。

【0193】次いで、このフォトリソレジストパターンをエッチングマスクとして、半導体ウエハに対してエッチング処理を施すことにより、半導体ウエハ上に所定のパターンを形成する。

【0194】本実施の形態3の図21等にしたパターンにおいては、例えば寸法の異なる複数の接続孔パターンを、半導体ウエハ上に堆積された絶縁膜に形成し、その下層の導体層を露出させる（工程208）。

【0195】このような本実施の形態3においては、前記実施の形態1と同じ効果を得ることが可能となる。

【0196】（実施の形態4）図31は本発明の他の実施の形態である位相シフトマスクの要部平面図、図32は図31のXXXI-XXXI線の断面図である。なお、図31および図32においては、図面を見易くするため、透光パターンおよび位相シフトパターンにそれぞれ斜線および網掛けのハッチングが付付けてある。

【0197】本実施の形態4においても、前記実施の形態1と同様に、同一時の露光処理によって、例えば露光波長よりも微細で、かつ、寸法が異なる複数の接続孔パターン群を半導体ウエハ上に転写する場合について説明する。

【0198】本実施の形態4においては、図31および図32に示すように、透光膜に長方形状に開口された寸法の異なる複数の主光透過領域3が形成されているとともに、その各主光透過領域3の周囲に透光パターン1を挟んで、主光透過領域3の各辺に平行に延在するように開口された補助光透過領域が形成されており、その補助光透過領域に位相シフトパターン2が配置されている。

【0199】すなわち、主光透過領域3を透過した露光光と、その周囲の補助光透過領域を透過した露光光との位相を反転させることにより、主光透過領域3の透過光のパターンにおけるエッジ部の広がりを抑え、パターン転写精度を向上させる構造となっている。

【0200】位相シフトパターン2は、前記実施の形態3と同様に溝によって形成されている。露光光の位相差は溝の深さによって調節されている。なお、この位相シフトパターン2の配置された補助光透過領域は、実際の半導体ウエハ上には転写されない。

【0201】ところで、本実施の形態4においても、位相シフトパターン2を透過する露光光の透過率が前記実

施の形態1と同様に下げられている。この光透過率を下げる方法は、前記実施の形態3等と同じである。すなわち、位相シフトパターン2を形成する溝の底面に微細な凹凸を設けることにより低減されている。

【0202】そして、位相シフトパターン2が配置された光透過領域の寸法が、転写される接続孔パターンの寸法に応じて変えてある。すなわち、小さい接続孔パターンを転写する主光透過領域3の周囲の補助光透過領域は小さく（図31の最も左のパターン）、大きな接続孔パターンを転写する主光透過領域3の周囲の補助光透過領域は大きく、それらの接続孔パターンの中位の大きさの接続孔パターンを転写する主光透過領域3の周囲の補助光透過領域は中位の大きさに形成されている。

【0203】このような本実施の形態4においても、前記実施の形態1と同じ効果を得ることが可能となる。

【0204】（実施の形態5）図33は本発明の他の実施の形態である位相シフトマスクの要部平面図、図34は図33のXXXIV-XXXIV線の断面図、図35（a）～（c）は図33の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図、図36～図42は図33の位相シフトマスクの製造工程における要部断面図である。なお、本実施の形態5の説明で用いる図面においては、図面を見易くするため、透光領域および第1の位相シフトパターンの配置領域にそれぞれ斜線および網掛けのハッチングを付している。

【0205】本実施の形態5においては、同一時の露光処理によって半導体ウエハ上に転写されるパターンが、例えば寸法が同一の複数の配線パターン群であって、その中には露光波長よりも微細な寸法または隣接間隔のパターンを有するような場合について説明する。

【0206】透光パターン1は、マスク基板MB上に位相シフト形成用の半透明膜を介して堆積された透光膜の一部が開口されて形成されている。この透光膜は、例えばCr等のような露光光に対する光透過率が1%以下の透光材料からなり、この透光膜の配置領域は透光領域となり、透光膜の開口領域は露光光を透過する光透過領域となっている。

【0207】本実施の形態5においては、図33の右側の光透過領域内に、4つの帯状の主光透過領域3が互いに平行に配置されており、その主光透過領域3の各々の周囲に縁取るように位相シフトパターン（第1の位相シフトパターン）2Aが配置されているとともに、互いに隣接する主光透過領域3のいずれか一方にその全体を覆うように位相シフトパターン（第2の位相シフトパターン）2Bが配置されている。なお、図33においては図面を見易くするため位相シフトパターン2Bを太い枠で示している。

【0208】主光透過領域3には、配線パターンを實質的にフォトリソレジスト膜に転写する領域であって、位相シフトパターン2A、2Bが配置されておらず、マスク基

板MBが剥き出しになっている。

【0209】位相シフトパターン2Aは、前記実施の形態1等と同じくエッジ強調のための位相シフトであり、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、主光透過領域3を透過した露光光と、位相シフトパターン2Aの配属領域を透過した露光光とで位相差を生じさせ、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。

【0210】なお、このような露光光の位相差の操作は、位相シフトパターン2Aを形成する半透明膜の厚さによって調節されている。また、位相シフトパターン2Aの明像は実際の半導体ウエハ上には転写されない。

【0211】そして、本実施の形態5においても、この位相シフトパターン2Aが、例えばモリブデンシリサイド(MoS<sub>2</sub>)等のような半透明膜からなり、その露光光の光透過率が、例えば20%~80%程度、好ましくは20%~50%程度になるように設定されている。本実施の形態5においては、例えばその光透過率を20% 20

【0212】これは、次のような理由からである。すなわち、位相シフトパターンの光透過率を実効的に下げない技術を採用すると位相シフトマスク上で必要な位相シフトパターンの寸法は、位相シフトパターンが形成されていない領域(主光透過領域に対応)の寸法の約1/2以下にしなければならない。

【0213】しかし、その寸法は微細であるため、位相シフトパターン2の加工が極めて困難であると同時に、この位相シフトパターンの加工精度によって位相シフト 30 マスクの精度が実効的に決まることになり、露光光の位相を良好に操作することが可能な位相シフトマスクの製造が非常に困難である。また、その検査や修正も非常に困難である。したがって、半導体集積回路装置の製造コストの増加等を招くことになる。

【0214】そこで、位相シフトパターン2Aにおける露光光の透過率を下げることににより、位相シフトマスクMにおける位相シフトパターン2Aの加工精度に余裕を持たせることが可能となっている。

【0215】このため、露光光の位相を良好に操作することが可能な位相シフトマスクMの設計および製造を容易にすることが可能となっている。また、製造された位相シフトマスクMのパターン欠陥の有無を検査するための検査工程や欠陥修正工程も容易にしかも良好に行うことが可能となっている。

【0216】上述のように位相シフトパターン2Aの露光光に対する光透過率を好ましくは20%~50%としたのは、上述のように、その光透過率をそれよりも上げるとそれだけ、位相シフトパターン2Aの加工寸法精度が厳しくなることを考慮したものである。

【0217】一方、これとは別の位相シフトパターン2Bは、例えばSOG(Spin On Glass)法等によって形成された二酸化シリコン(SiO<sub>2</sub>)等からなり、その位相反転操作は、その膜厚によって調節されている。この位相シフトパターン2Bは、前記位相シフトパターン2Aと異なり、透過率を実効的に100%近くとして透過光を低下させないようにしている。

【0218】また、この位相シフトパターン2Bは、互いに隣接する主光透過領域3のいずれか一方に配置されている。すなわち、図33の右側の光透過領域において、例えば一番左の主光透過領域3と左から数えて3番目の主光透過領域3との上に位相シフトパターン2Bが配置されている。したがって、互いに隣接する主光透過領域3を透過した光の位相が反転されるようになっている。

【0219】また、位相シフトパターン2Bは、その端部が上記した位相シフトパターン2Aの上部に重なるように形成されている。そして、互いに隣接する主光透過領域3の境界領域においては、位相シフトパターン2Bの端部が位相シフトパターン2Aの帽の中心位置まで配置されている。このようにして、エッジ部分での位相反転を生じさせている。

【0220】なお、図33の左側の光透過領域は、フォトリソスト膜に孤立した配属パターンを転写するための領域であり、中央には主光透過領域3が配置され、その外周には位相シフトパターン2Aが配置されている。

【0221】このような位相シフトマスクMを用いて投影露光した場合における半導体ウエハ上での露光光の振幅分布および強度分布を図35に示す。

【0222】本実施の形態5の位相シフトマスクMを用いた場合、図4(b)に示すように、互いに隣接する主光透過領域を透過した光の位相が良好に反転しているとともに、その主光透過領域の境界領域においても透過光の反転操作が良好に行われていることが分かる。

【0223】また、図4(b)に示すように、結果として得られる露光強度の波形においても主光透過領域3に対応する部分では十分な光強度が得られているとともに、その各々の裾の部分が急峻な立ち上がりを形成しており、精度の高い良好なパターンが転写されることが分かる。

【0224】次に、本実施の形態5の位相シフトマスクMの製造方法を図36~図42によって説明する。

【0225】まず、図36に示すようなマスク基板MBを用意する。すなわち、マスク基板MB上には、例えばMoSi<sub>2</sub>等からなる半透明膜2aを介して、例えばCr等からなる遮光膜1aが堆積されている。さらに、その遮光膜1a上には電子線描画用のレジスト膜7が堆積されている。

【0226】この半透明膜2aは、上記した位相シフト 50 パターン2A(図34参照)を形成するための膜であ

り、その膜厚は、位相シフトパターンを透過した光と位相シフトパターンの無い主光透過領域を透過した光との間に位相反転が生じるように設定されている。また、半透明膜2aは、上記したように露光光に対する光透過率が、例えば20%程度に下げられている。

【0227】続いて、このようなマスク基板MB上の電子線描画用のレジスト膜7に、第1の位相シフトパターンデータを用いて位相シフトパターンを電子線描画方法等によって転写する。この場合、パターンの位置精度および寸法精度を、例えば0.1μm以下とすることができ

る。  
【0228】その後、現像処理を施す。この際、電子線描画用のレジスト膜7がポジ形かネガ形かによって、その露光部分または未露光部分を現像液により除去し、図37に示すように、電子線描画用のレジストパターン7aを形成する。

【0229】そして、そのレジストパターン7aをエッチングマスクとして透光膜1aおよび半透明膜2aをエッチング法等によってパターンニングする。この際、レジストパターン7aによって透光膜1aをパターンニングした後、レジストパターン7aを除去し、残された透光膜1aのパターンをエッチングマスクとして、下層の半透明膜2aの露出部分をエッチング除去しても良い。

【0230】その後、電子線描画用のレジストパターン7aを除去した後、マスク基板MB上にパターン形成された透光膜1aのパターン等の外観を検査する。

【0231】次いで、図38に示すように、マスク基板MBのパターン形成面上に、電子線描画用のレジスト膜8を塗布した後、さらに、その上面に導電性ポリマ膜9を塗布する。

【0232】その後、透光領域の回路パターンデータに基づいて、マスク基板MB上の電子線描画用のレジスト膜8に、上記した透光領域の回路パターンを電子線描画方法等によって転写する。

【0233】この際、回路パターンの他に、マスク基板MBの転写領域の周辺部に半導体ウエハとの位置合わせのための上記した重ね合わせパターンを露光する。この重ね合わせマークのパターンは、使用する縮小投影露光装置によって指定されるものである。

【0234】次いで、マスク基板MBに対して、現像処理を施す。この際、電子線描画用のレジスト膜8がポジ形かネガ形かによって、その露光部分または未露光部分を現像液により除去し、図39に示すように、電子線描画用のレジストパターン8aを形成する。

【0235】続いて、その電子線描画用のレジストパターン8aをエッチングマスクとして透光膜1aをエッチング法等によってパターンニングする。これにより、透光パターン1および位相シフトパターン2Aを形成した後、電子線描画用のレジストパターン8aを除去する。

【0236】その後、レジストパターン8aを除去した

後、図40に示すように、マスク基板MB上に、第2の位相シフトパターンを形成すべく、例えばS<sub>1</sub>O<sub>2</sub>等からなる透明膜18をSOG法等によって堆積した後、さらにその上に電子線描画用のレジスト膜19および導電性ポリマ膜20を順に堆積する。

【0237】次いで、このようなマスク基板MB上の電子線描画用のレジスト膜19に、第2の位相シフトパターンデータを用いて位相シフトパターンを電子線描画方法等によって転写する。

【0238】続いて、現像処理を施す。この際、電子線描画用のレジスト膜19がポジ形かネガ形かによって、その露光部分または未露光部分を現像液により除去し、図41に示すように、電子線描画用のレジストパターン19aを形成する。

【0239】その後、そのレジストパターン19aをエッチングマスクとして透明膜19をエッチング法等によってパターンニングすることにより、第2の位相シフトパターン2Bをパターン形成する。

【0240】次いで、そのレジストパターン19aを除去することにより、図42に示すような位相シフトマスクMを製造する。

【0241】続いて、この位相シフトマスクMにおける透光パターン1および位相シフトパターン2A、2Bの外観を検査する。この際に発見された透光膜の残り欠陥等は、例えばレーザ光を照射して除去することにより修正することができる。

【0242】このような本実施の形態5によれば、以下の効果を得ることが可能となる。

【0243】(1)位相シフトマスクMの位相シフトパターン2の加工精度を緩和することができる。このため、位相シフトマスクMの検査および修正を容易にすることができ、位相シフトマスクMの製造を容易にすることが可能となる。

【0244】(2)上記(1)により、半導体集積回路装置の低コスト化を促進することが可能となる。

【0245】(実施の形態6)図43は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図44および図45は図43のA-A線およびB-B線の断面図、図46および図47の(a)~(c)は図43の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図、図48は図43の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図である。

【0246】本実施の形態6では、同一時の露光処理によって半導体ウエハ上に転写されるパターンが、例えば互いに近接した複数の配線パターン群と孤立した配線パターンとの同方を有し、その中には露光波長よりも微細な寸法(幅等)または隣接間隔のパターンを有するような場合に用いる位相シフトマスクについて説明する。

【0247】このような配線パターンとしては、例えば

DRAM (Dynamic Random Access Memory) のメモリセル領域におけるワード線、すなわち、メモリセル選択 MOS-FET のゲート電極のパターン等もある。

【0248】なお、本実施の形態6における位相シフトマスクの全体平面構成は前記実施の形態1 (図1参照) と同じなので説明を省略し、ここでは、その転写パターン形成領域の構成を説明する。

【0249】その転写パターン形成領域における拡大平面図と、そのA-A線およびB-B線の断面図とをそれぞれ図43、図44および図45に示す。なお、図43においては、図面を見易くするため、透光領域および位相シフト領域にそれぞれ斜線およびハッチングを付している。

【0250】透光膜1aは、例えばCr等のような露光光に対する光透過率が1%以下の透光材料からなり、その一部が除去されて2つの光透過領域P1、P2が示されている。この透光膜1aの配置領域は、透光領域、すなわち、透光パターン1を形成している。また、透光膜1aが除去された2つの光透過領域P1、P2は、露光光を透過する光透過領域を形成しており、平面的に互いに離れた位置に配置されている。

【0251】このうち、相対的に平面寸法の大きな光透過領域P1 (図43の左側) には、複数の帯状の主光透過領域3が互いに平行に配置されている。また、相対的に平面寸法の小さな光透過領域P2 (図43の右側) には、1本の帯状の主光透過領域3が配置されている。

【0252】大形の光透過領域P1における複数の主光透過領域3は、半導体ウエハ上に転写される複数の配線パターンに対応している。その複数の主光透過領域3の幅は設計上互いに等しい。また、個々の主光透過領域3の幅は、その長手方向の全領域においても設計上に等しい。

【0253】また、小形の光透過領域P2における1つの主光透過領域3は、半導体ウエハ上に転写される孤立した配線パターンに対応している。この主光透過領域3の幅は、その長手方向の全領域において設計上に等しい。

【0254】なお、ここで言う設計上とは、誤差を含み、完全に等しくなくても設計上の誤差の範囲ならば等しいとすることを意味している。

【0255】大形の光透過領域P1における複数の主光透過領域3のうち、所定の主光透過領域3 (図43の左から2番目と5番目) は、その一部が他の主光透過領域3の長手方向寸法よりも長く延在されており、その延在部分 (図43の下方: B-B線部分およびその周囲) においては、その周囲に他の光透過領域が配置されておらず孤立した主光透過領域3と等しくなっている。この延在部分は、例えば配線パターンの引き出しパターン部分に対応しており、設計上、露光処理後の半導体ウエハ上においても延在パターンとして転写されることが要求さ

れている部分である。

【0256】大形の光透過領域P1における主光透過領域3および小形の光透過領域P2における主光透過領域3の各々において、その外周には、その周囲を撮取るように所定幅の位相シフトパターン (第1の位相シフトパターン) 2Aが配置されている (図43~図45においてはハッチングで示す)。

【0257】この位相シフトパターン2Aは、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、1つの光透過領域を透過した露光光において、主光透過領域3を透過した露光光と、位相シフトパターン2Aの配置領域を透過した露光光とで位相差を生じさせ (互いに反転)、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。なお、この位相差操作は、位相シフトパターン2Aの厚さで調節されている。

【0258】また、この位相シフトパターン2Aは、前記実施の形態1~5と同様に、例えばシリコンシリサイド (MOSi) 等のような半透明膜からなり、その露光光の光透過率が、例えば20%~80%程度、好ましくは20%~50%程度になるように設定されている。本実施の形態6においては、例えばその光透過率を20%となるようにした。

【0259】これは、前記したように、位相シフトパターンの光透過率を実効的に下げない技術を採用すると位相シフトマスクM上で必要な位相シフトパターンの寸法は、位相シフトパターンが形成されていない領域 (主光透過領域に対応) の寸法の約1/2以下にしなければならぬが、その寸法は微細であるため、位相シフトパターン2の加工が極めて困難であり、かつ、この位相シフトパターンの加工精度によって位相シフトマスクMの精度が実効的に決定され、露光光の位相を良好に操作することが可能な位相シフトマスクの製造、検査および修正が非常に困難となる等の弊害が生じるからである。

【0260】そこで、位相シフトパターン2Aにおける露光光の透過率を下げ、位相シフトマスクMにおける位相シフトパターン2Aの加工精度に余裕を持たせることにより、位相シフトパターン2Aの寸法を、主光透過領域3と同等かそれ以上に設定することが可能となっている。したがって、露光光の位相を良好に操作することが可能な位相シフトマスクMの設計および製造を容易にすることができる。また、製造された位相シフトマスクMのパターン欠陥の有無を検査するための検査工程や欠陥修正工程も容易にしかも良好に行うことができる。

【0261】上述のように位相シフトパターン2Aの露光光に対する光透過率を好ましくは20%~50%としたのは、上述のように、その光透過率をそれよりも上げるとそれだけ、位相シフトパターン2Aの加工寸法精度が厳しくなることを考慮したものである。なお、位相シ

フトパターン2Aの光透過率を下げないで、そのパターン幅を広げると、透過光の量が多くなりパターンを良好に転写することができない。

【0262】また、本実施の形態6においては、大形の光透過領域P1において、互いに隣接する主光透過領域3のいずれか一方に、位相シフトパターン（第2の位相シフトパターン）2Bが、主光透過領域3の全体を覆い、隣接する主光透過領域3間における位相シフトパターン2Aの幅方向の中間位置に端部が形成されるように配置されている（図43の左から2番目と4番目）。

【0263】この位相シフトパターン2Bは、互いに隣接する主光透過領域3を透過した光の間で位相を反転させるためのパターンである。すなわち、大形の光透過領域P1を透過した露光光において、位相シフトパターン2Bが配置された主光透過領域3を透過した露光光と、それに隣接する主光透過領域3であって位相シフトパターン2Bが配置されていない主光透過領域3の配置領域を透過した露光光とで位相差を生じさせ（互いに反転）ることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。なお、この位相差操作は、位相シフトパターン2Bの厚さで調節されている。

【0264】また、この位相シフトパターン2Bは、前記実施の形態5と同様に、例えばSOG（Spin On Glass）法等によって形成されたシリコン酸化膜（ガラス材料）からなり、光透過率を実効的に100%近くとして透過光を低下させないようにしている。

【0265】なお、図43の左から2番目の主光透過領域3に配置された位相シフトパターン2Bにおいて、孤立パターンと等価部分では、他の部分よりも幅広となっている。これは、主として位相シフトパターン2Bの平面的な位置ずれを考慮したものであるが、位相シフトパターン2Bの刻線を抑制する機能をも有している。この刻線を抑制する観点からは、図43で互いに離れている位相シフトパターン2B同士を遮光膜1a上においてつながるようにパターンニングしても良い。

【0266】このような位相シフトマスクMを用いて投影露光した場合における半導体ウエハ上での露光光の振幅分布および強度分布を図46および図47に示す。なお、図46は図43の位相シフトマスクMのA-A線箇所において透過した露光光の振幅分布および強度分布を示し、図47は図43の位相シフトマスクMのB-B線箇所において透過した露光光の振幅分布および強度分布を示している。

【0267】まず、図46（a）において、大形の光透過領域を透過した露光光においては、図46（b）に示すように、互いに隣接する主光透過領域3を透過した光の位相が良好に反転し、かつ、その個々の主光透過領域3の境界領域においても透過光の位相が良好に反転している。また、小形の光透過領域P2を透過した露光光に

においても、図46（b）に示すように、孤立した主光透過領域3の境界領域において透過光の位相が良好に反転している。

【0268】このため、大形の光透過領域P1および小形の光透過領域P2のいずれを透過した光においても、図46（c）に示すように、半導体ウエハ上に得られる露光強度の波形においては、主光透過領域3に対応する部分では十分な光強度が得られ、かつ、その各々の縁の部分で急峻な立ち上がり形成している。したがって、パターンが高い寸法精度で、かつ、鮮明に転写されることが分かる。

【0269】一方、図47（a）において、大形の光透過領域P1における所定の主光透過領域3の延在部分であって孤立パターンと等価になっている部分および小形の光透過領域P2における孤立した主光等価領域3を透過した露光光においては、図47（b）に示すように、その個々の主光透過領域3の境界領域において透過光の位相が良好に反転している。

【0270】このため、大形の光透過領域P1における孤立パターンと等価部分および小形の光透過領域P2のいずれを透過した光においても、図47（c）に示すように、半導体ウエハ上に得られる露光強度の波形においては、主光透過領域3に対応する部分では十分な光強度が得られ、かつ、その各々の縁の部分で急峻な立ち上がり形成している。したがって、互いに隣接する配線パターンの1つから延在された配線パターン部分および孤立した配線パターンが、高い寸法精度で、かつ、鮮明に転写されることが分かる。

【0271】なお、位相シフトパターン2A、2Bの明像は実際の半導体ウエハ上には転写されない。

【0272】次に、本実施の形態6の位相シフトマスクの製造方法および半導体集積回路装置の製造方法を図48のプロセスフローにより説明する。

【0273】まず、半導体集積回路のパターンデータを遮光領域の回路パターンデータと、位相シフト領域のパターンのデータとに分けて作成する（工程301a、工程301b、工程301c）。

【0274】この際、本実施の形態6においても、第1位相シフトパターンの露光光に対する光透過率を下げるような条件付けを設定しておく。一般的に位相シフトマスク上の光透過領域の一辺の寸法が露光波長に対して2倍程度以下の場合、投影光学系を通して半導体ウエハ上に転写される光強度がシフトするため、位相シフトマスクのパターン寸法が微細になるに従って、その寸法精度が厳しくなる。これに伴って、位相シフトマスク自体の加工精度もパターン寸法が微細になるにつれて低下してしまう。

【0275】そこで、本実施の形態6においては、上記のように第1位相シフトパターンの光透過率を下げることで、位相シフトパターンを位相シフトマスクM上

において実効的に大きい寸法で形成することができるので、位相シフトパターンの設計寸法の自由度を向上させることが可能となっている。

【0276】集積回路パターンデータの設計方法として、例えば半導体集積回路の配線パターンでは、複数の矩形の組み合わせを基本とし、これら矩形が所定のパターン幅、長さおよび所定の間隔で複数配列されている場合を想定する。そして、これらのパターンと直交する方向のパターンは、基本的に異なる配線層に形成することに対応できる。

【0277】それらによって、組み合わせられる半導体集積回路の配線パターンは、層単位に分けて一旦位相シフトマスク上に形成し、露光装置の投影光学系を通して半導体ウエハ上に転写する。その際に、上記パターンの幅、間隔の少なくとも一方を露光波長より小さくすることは、投影露光を用いると一般的に困難なので、この問題を解決する手段として、マスク面を透過する露光光に位相差を生じさせる位相シフト領域を設ける。

【0278】パターン図形の重ね合わせ、すなわち、図形と図形とのオーバーラップがある場合、重ね除去処理（転写領域の切り出し）が行われる。重ね除去処理は、例えばパターンデータによって形成される図形をメモリマップ上に展開し、論理和（OR）処理する。また、近接するパターンが含まれる領域にウィンドウを設けて、計算機の処理時間の短縮を図っている。

【0279】続いて、図形をX、Yの各方向へ並び替えるソート処理を行う。このソートは、パターンデータを近接するパターンの面積比率が大きい方向（例えば、X軸方向またはY軸方向）に、所定の間隔（例えば、半導体集積回路パターンの配線ピッチ）でグループ分けして並び替える。

【0280】続いて、並び替え処理した1つの図形について位相シフトパターンデータの形成処理が行われる。この処理方法としては、各図形の寸法に対応して、分類し、拡大縮小するものである。すなわち、パターンをx方向またはy方向に順次並び替え、これに対応させて、それぞれのパターンを所定の幅だけ拡大する。これにより、第1の位相シフトパターンおよび第2の位相シフトパターンのデータを作成する。

【0281】このような遮光領域の回路パターンデータと、位相シフト領域のパターンのデータとに基づいて位相シフトマスク上のパターンを形成する。その具体的な方法は、前記実施の形態5と同じである。

【0282】すなわち、マスク基板上に位相シフトパターン形成用の半透明膜を被着した後、その上に遮光膜を被着する（工程302）。続いて、その半透明膜および遮光膜を上記したパターンデータに基づいてパターンニングすることにより、半透明膜で構成される第1の位相シフトパターンを形成する（工程303）。その後、第1の位相シフトパターンを有するマスク基板上のパターン

（遮光膜および半透明膜）を検査する（工程304）。

【0283】次いで、遮光領域のパターンデータに基づいて、マスク基板上の遮光膜をパターンニングすることにより、上記した大形と小形の光透過領域を形成した後（工程305）、この遮光パターン（遮光膜）および位相シフトパターン（半透明膜）等を検査する（工程306）。続いて、このマスク基板上に遮光パターンおよび第1位相シフトパターンを被覆するように透明膜をSOG法等で被着した後、その透明膜を第2の位相シフトパターンデータを用いてパターンニングすることにより第2の位相シフトパターンを形成する（工程307）。その後、この遮光パターン（遮光膜）、第1位相シフトパターン（半透明膜）および第2位相シフトパターン等を検査する（工程308）。

【0284】次いで、このようにして位相シフトマスクを製造した後、露光処理に移行し（工程309）、半導体ウエハ上に集積回路パターンを形成する。なお、この露光処理および露光装置については、前記実施の形態1等で説明したので、ここではその説明を省略する。また、このような位相シフトマスクを用いて製造する半導体集積回路装置の具体例についても前記実施の形態1で説明したので、ここではその説明を省略する。

【0285】このような本実施の形態6においては、前記実施の形態1で得られた効果の他に以下の効果を得ることが可能となる。

【0286】(1)位相シフトマスクMにおいて、互いに隣接する主光透過領域3のうちの所定の主光透過領域3から延在するパターン部分であって孤立パターンと等価となる部分をも半導体ウエハ上に鮮明に転写することが可能となる。

【0287】(2)位相シフトマスクMにおいて、孤立する主光透過領域3のパターンを半導体ウエハ上に鮮明に転写することが可能となる。

【0288】（実施の形態7）図49は本発明の他の実施の形態であるフォトマスクの要部拡大平面図、図50は図49のA-A線の断面図、図51は図49のB-B線の断面図である。

【0289】本実施の形態7の位相シフトマスクを図49～図51に示す。なお、図50および図51は、図49のA-A線およびB-B線の断面図を示している。この位相シフトマスクMの構造は前記実施の形態6とはほぼ同じである。

【0290】異なるのは、互いに隣接する主光透過領域3のうちの所定の主光透過領域3（図49の左から2番目と5番目）から延在するパターン部分（孤立パターンと等価部分）の幅が、その主光透過領域3の他の部分（周囲に他の主光透過領域3が配置されている部分）の幅よりも広く形成されている。

【0291】これは、その主光透過領域3の当該パターン部分は周囲に他の光透過領域が配置されず孤立パター

ンと等価となっているため、転写すべきパターンの幅が細いと、半導体ウエハ上における光強度が低くなる結果、当該パターン部分が半導体ウエハ上に良好に転写されず設計値よりも細くなってしまうたり、引き出し長さが短くなってしまうたりする現象が生じるので、それを抑制するためである。

【0292】なお、本実施の形態7においては、このような位相シフトマスクMを用いて露光処理を施すと、主光透過領域3において、孤立パターンと等価のパターン部分に対応する半導体ウエハ上の転写パターン部分の幅は、当該主光透過領域3の他のパターン部分に対応する半導体ウエハ上の転写パターン部分の幅よりも若干幅広となる。

【0293】このような本実施の形態7においては、前記実施の形態6で得られた効果の他に以下の効果を得ることが可能となる。

【0294】(1)位相シフトマスクMにおいて、互いに隣接する主光透過領域3のうちの所定の主光透過領域3から延在するパターン部分であって孤立パターンと等価となるパターン部分の幅を他の部分の幅よりも広くしたことにより、半導体ウエハ上において当該パターン部分を透過した光における光強度を十分に確保することができるので、当該パターン部分を半導体ウエハ上に鮮明に転写することが可能となる。

【0295】(実施の形態8) 図52は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図53は図52のA-A線の断面図である。

【0296】本実施の形態8では、同一時の露光処理により半導体ウエハ上に転写されるパターンが、例えば互いに近接した複数の接続孔パターンと孤立した複数の接続孔パターンとの両方を有し、その中には露光波長よりも微細な寸法(幅等)または隣接間隔のパターンを有する場合に用いる位相シフトマスクについて説明する。

【0297】なお、本実施の形態8における位相シフトマスクの全体平面構成は前記実施の形態1(図1参照)と同じなので説明を省略し、ここでは、その転写パターン形成領域の構成を説明する。

【0298】その転写パターン形成領域における拡大平面図と、そのA-A線の断面図とをそれぞれ図52および図53に示す。なお、図52および図53においては、図面を見易くするため、透光領域および位相シフトの配置領域にそれぞれ斜線および網掛けのハッチングを付している。

【0299】透光膜1aは、例えばCr等のような露光光に対する透過率が1%以下の透光材料からなり、その一部が除去されて複数の開口領域が示されている。この透光膜1aの配置領域は、透光領域、すなわち、透光パターン1を形成している。また、この開口領域は、露光光を透過する光透過領域を形成しており、平面的に互いに離れた位置に配置されている。

【0300】このうち、一方の光透過領域P3(図52の左側)は、図52の横方向に延在する長方形状に形成されており、その領域内には、複数の正方形状の主光透過領域3が所定の間隔を隔てて直線上に並んで配置されている。また、他方の小さな光透過領域P4(図52の右側)には、1つの正方形状の主光透過領域3が配置されている。

【0301】長方形状の光透過領域P3における複数の主光透過領域3は、半導体ウエハ上に転写される複数の接続孔パターンに対応している。その複数の主光透過領域3の大きさは設計上互いに等しい。また、小形の光透過領域P4における1つの主光透過領域3は、半導体ウエハ上に転写される孤立した接続孔パターンに対応している。いずれの接続孔パターンも半導体集積回路装置の回路パターンとして実質的に寄与するものである。なお、ここで言う設計上とは、誤差を含み、完全に等しくなくても設計上の誤差の範囲ならば等しいとすることを意味している。

【0302】長方形状の光透過領域P3における主光透過領域3および小形の光透過領域P4における主光透過領域3の各々において、その外周には、その周囲を縁取るように所定幅の位相シフトパターン(第1の位相シフトパターン)2Aが配置されている(図52～図54においては網掛けのハッチングで示す)。

【0303】この位相シフトパターン2Aは、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、1つの光透過領域P3、P4を透過した露光光において、主光透過領域3を透過した露光光と、位相シフトパターン2Aの配置領域を透過した露光光とで位相差を生じさせ(互いに反転)、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。なお、この位相差操作は、位相シフトパターン2Aの厚さで調節されている。

【0304】また、この位相シフトパターン2Aは、前記実施の形態1～7と同様に、例えばモリブデンシリサイド(MoSi)等のような半透明膜からなり、その露光光の透過率が、例えば20%～80%程度、好ましくは20%～50%程度になるように設定されている。本実施の形態8においては、例えばその透過率を20%となるようにした。

【0305】これにより、前記したように、位相シフトパターン2Aの寸法を、主光透過領域3と同等かそれ以上に設定することが可能となっている。したがって、露光光の位相を良好に操作することが可能な位相シフトマスクMの設計および製造を容易にすることができる。また、製造された位相シフトマスクMのパターン欠陥の有無を検査するための検査工程や欠陥修正工程も容易にしかも良好に行うことができる。

【0306】また、本実施の形態8においては、長方形

状の光透過領域P3において、互いに隣接する主光透過領域3のいずれか一方に、位相シフトパターン（第2の位相シフトパターン）2Bが、その主光透過領域3の全体を覆うように、かつ、互いに隣接する主光透過領域3間の位相シフトパターン2Aの幅方向中間に端部が配置されるように配置されている（図52の左から2番目と4番目の列）。

【0307】この位相シフトパターン2Bは、互いに隣接する主光透過領域3を透過した光の間で位相を反転させるためのパターンである。すなわち、長方形状の光透過領域P3を透過した露光光において、位相シフトパターン2Bが配置された主光透過領域3を透過した露光光と、それに隣接する主光透過領域3であって位相シフトパターン2Bが配置されていない主光透過領域3の配置領域を透過した露光光とで位相差を生じさせ（互いに反転）ることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。なお、この位相差操作は、位相シフトパターン2Bの厚さで調節されている。

【0308】また、この位相シフトパターン2Bは、前記実施の形態1～7と同様に、例えばSOG（Spin On Glass）法等によって形成されたシリコン酸化膜（ガラス材料）からなり、光透過率を有効的に100%近くとして透過光を低下させないようにしている。

【0309】なお、位相シフトパターン2Bを形成する透明膜は、個々互いに離れているが、それらを遮光パターン1（斜線のハッチング領域）上でつながるようにしても良い。例えば同一列上の個々の位相シフトパターン2をつなげて全体として帯状になるようにしても良い。また、位相シフトパターン2Bを配置しない箇所だけ透明膜を除去し、全ての位相シフトパターンが遮光膜上でつながり一体的になっているようにしても良い。これにより、位相シフトパターン2Bの刻蝕を低減できる。

【0310】このような位相シフトマスクMの製造方法およびこれを用いた露光方法や露光装置については前記実施の形態1で説明したので、ここではその説明を省略する。また、この位相シフトマスクMを用いた具体的な半導体集積回路装置の製造工程についても前記実施の形態1で説明したので、ここではその説明を省略する。

【0311】なお、このような位相シフトマスクMを用いて半導体ウエハ上に転写された接続孔パターンの平面形状は、例えばほぼ円形状となる。また、位相シフトパターン2A、2Bの明像は実際の半導体ウエハ上には転写されない。

【0312】このような本実施の形態8によれば、前記実施の形態1で得られた効果の他に、以下の効果を得ることが可能となる。

【0313】(1) 複数の近接する接続孔パターンと、孤立した接続孔パターンとの両方を同一の露光処理により半導体ウエハ上に鮮明に転写することが可能となる。

【0314】（実施の形態9）図54は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図55は図54のA-A線の断面図である。

【0315】本実施の形態9の位相シフトマスクを図54および図55に示す。なお、図55は、図54のA-A線の断面図を示している。

【0316】この位相シフトマスクMの構造は前記実施の形態8とはほぼ同じである。異なるのは、次の通りである。

【0317】まず、位相シフトマスクMにおいて、互いに近接する複数の接続孔パターンを転写する領域に、当該接続孔パターンを転写するための領域であって、遮光膜1aが除去されてなる光透過領域P5が当該接続孔パターンに対応するように複数個形成されている。

【0318】また、上下左右に互いに隣接する光透過領域P5のいずれか一方にその全体を覆うように位相シフトパターン2Bが配置されており、その位相シフトパターン2Bがマスク基板MBの厚さ方向に延びた溝で構成されている。この位相シフトパターン2Bは、互いに隣接した光透過領域P5を透過した光の間で位相を反転させて、半導体ウエハ上に接続孔パターンを鮮明に転写させる機能を有している。

【0319】ただし、その個々の光透過領域P5には、第1の位相シフトパターン2Aが配置されておらず、光透過領域P5がそのまま主光透過領域3となっている。これは、仮にその光透過領域P5に前記実施の形態8と同様に位相シフトパターン2Aを配置したとすると、その主光透過領域3のうち、位相シフト用の溝が掘られた箇所では、その主光透過領域3を透過した光の位相と、その主光透過領域3の外周の位相シフトパターン2Aを透過した光の位相とが同相となり、半導体ウエハ上においては当該主光透過領域3および位相シフトパターン2Aを透過した光が強め合う結果、半導体ウエハ上に転写される接続孔パターンの径が他の接続孔パターンの径よりも大きくなってしまふからである。

【0320】なお、複数の光透過領域P5のうち、最外周に配置された複数の光透過領域P5は、半導体ウエハ上にダミーの接続孔パターンを転写するための領域となる。このダミーの接続孔パターンは、半導体集積回路装置の回路に実質的には寄与しないパターンである。

【0321】これは、当該光透過領域P5を透過した光においては、当該光透過領域P5が最外周に配置されその外周片側に他の光透過領域P5が配置されないことから他の光透過領域P5に比べて透過光の位相差操作が充分に行われない結果、当該光透過領域P5を透過した光によって転写される接続孔パターンの径が他の接続孔パターンの径に比べて小さくなってしまふからである。

【0322】このような本実施の形態9においても、前記実施の形態1、8で得られた効果と同様の効果を得ることが可能となる。



【0323】(実施の形態10) 図58は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図57は図56のA-A線の断面図、図58は図56のB-B線の断面図である。

【0324】本実施の形態10の位相シフトマスクを図58～図59に示す。この位相シフトマスクMの構造は前記実施の形態7とはほぼ同じである。異なるのは、第2の位相シフトパターン2Bが、マスク基板MBとは別体の位相シフト用基板21に形成されていることである。

【0325】この位相シフト用基板21は、例えば透明な合成石英ガラス等からなり、その屈折率は、例えば1.47程度、露光光に対する光透過率は、例えば90%以上である。この位相シフト用基板21は、位相シフトパターン2Bの形成面をマスク基板MBの主面(半透明膜2aおよび遮光膜1aが形成された面)に対向させ、かつ、その位相シフトパターン2Bの位置が前記実施の形態7と同様の位相差操作が与えられるように平面的に位置決めされた状態で、マスク基板MBと重ね合わされ接合されている。

【0326】この場合の位相シフトパターン2Bは、位相シフト用基板21の厚さ方向に傾けられた溝で形成されており、従来の遮光膜付きの石英基板上にミラー反転したパターンデータをを用い電子線描画方法などを用いて形成できる。

【0327】位相差の調整は、その溝の深さで行われている。この溝は、ドライエッチング処理、ウエットエッチング処理またはドライエッチング処理後にウエットエッチング処理を施すことで形成されている。ここで、ウエットエッチング処理を採用することで、溝の表面を滑らかにすることができるので、溝の表面に微細な凹凸が形成されていることに起因する光透過率の低下や透過光の位相の乱れを抑制することが可能となる。

【0328】そして、その溝の底面は設計上平坦に形成されている。これにより、位相シフト用基板21を透過した光の位相の乱れを抑制できる。すなわち、位相シフトを透明膜で形成した場合、その表面に下地の半透明膜や遮光膜の段差の影響で凹凸が生じ、透過光の位相に乱れが生じる場合があるが、本実施の形態10では、位相シフトパターン2Bを形成する溝の底面が平坦になっているので、透過光の位相の乱れを抑制できる。したがって、パターン転写精度を向上でき、パターンを鮮明に転写することができる。なお、ここで、設計上とは誤差を含み、完全に平坦な場合と、完全ではないが位相差操作に支障をきたさない程度の平坦も含むことを意味している。

【0329】このような本実施の形態10によれば、前記実施の形態1、7で得られた効果の他に、以下の効果を得ることが可能となる。

【0330】(1)位相シフトパターン2Bを位相シフト用基板21に形成した溝で形成し、その溝の底面を平坦

にすることにより、位相シフトパターン2Bを透過した光の位相の乱れを抑制することができるので、パターン転写精度および解像度を向上させることが可能となる。

【0331】(2)半透明膜2aおよび遮光膜1aを位相シフト用基板21で覆う構造とすることにより、位相シフトマスクMの洗浄処理時または洗浄処理後における半透明膜2aおよび遮光膜1aの剥離を防止することができるので、位相シフトマスクMの寿命を向上させることが可能となる。

【0332】(実施の形態11) 図59は本発明の他の実施の形態であるフォトリソマスクの要部拡大平面図、図60は図59のA-A線の断面図、図61は図59のB-B線の断面図、図62は変形例である図59のA-A線の断面図、図63は変形例である図59のB-B線の断面図である。

【0333】本実施の形態11においては、半導体ウエハ上に転写するパターンについては、前記実施の形態6等と同じである。この本実施の形態11の位相シフトマスクを図59～図61に示す。

【0334】位相シフトマスクMにおいて、互いに近接する複数の配線パターンに対応する領域には、遮光膜1aが開口されて個々の配線パターンに対応するように複数の帯状の光透過領域P6が、互いに平行に近接した状態で、かつ、その隣接間に遮光膜1aを挟んだ状態で配置されている。

【0335】この光透過領域P6の隣接間の遮光膜1aの幅は、解像限界以下に微細にしてある。また、その光透過領域P6の一群から離れた平面位置に、遮光膜1aが開口されて形成された1つの帯状の光透過領域P2が孤立した状態で配置されている。

【0336】上記した光透過領域P6および光透過領域P2には、主光透過領域3と、位相シフトパターン2Aとが配置されている。

【0337】この光透過領域P6の一群のうち、最も外側に位置する一方の光透過領域P6(図59の左から1番目)においては、位相シフトパターン2Aが、主光透過領域3の外周全体を取り囲むように配置されており、主光透過領域3の外周において、周囲に他の光透過領域が隣接されない外周部分に沿って線取るように配置されている。

【0338】また、その隣りの光透過領域P6においては、位相シフトパターン2Aが、周囲に他の開口領域が隣接しない領域、すなわち、主光透過領域3の長手方向端部および主光透過領域3における孤立パターン部分の外周を線取るように配置されている。ただし、この光透過領域P6には、その全領域を覆うように第2の位相シフトパターン2Bが配置されている。

【0339】また、その隣りの2つの光透過領域P6(図59の左から3番目と4番目)においては、位相シフトパターン2Aが、主光透過領域3の長手方向両端部

10

20

30

40

50

に配置されている。また、図59の4番目の光透過領域P6には、その全領域を覆うように第2の位相シフトパターン2Bが配置されている。

【0340】また、その隣りの光透過領域P6においては、位相シフトパターン2Aが、主光透過領域3の外周全体を取り囲むようには配置されておらず、主光透過領域3の外周において、周囲に他の光透過領域が隣接されない外周部分に沿って繰取るように配置されている。

【0341】さらに、光透過領域P2においては、位相シフトパターン2Aが、主光透過領域3の外周に沿って

10 所定の幅を持って繰取るように配置されている。  
【0342】この位相シフトパターン2Aは、前記実施の形態1等と同じくエッジ強調のための位相シフトであり、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、主光透過領域3を透過した露光光と、位相シフトパターン2Aの配置領域を透過した露光光との間に位相差を生じさせ、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。

【0343】また、位相シフトパターン2Bは、互いに隣接する開口領域を透過した光の間に位相が反転させるための位相シフトである。すなわち、互いに隣接する開口領域において、位相シフトパターン2Bが配置されている領域を透過した露光光と、配置されていない領域を透過した露光光との間に位相差を生じさせ、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。

【0344】この位相シフトパターン2Bは、前記実施の形態6等と同様に、図60に示すように、透明膜で形成されている。ただし、位相シフトパターン2Bは、透明膜に限定されるものではない。すなわち、前記実施の形態10と同様に、図62および図63に示すように、位相シフト用基板21をマスク基板MBに重ね合わせ、その位相シフト用基板21に溝を掘ることによって位相シフトパターン2Bを形成する構造としても良い。

【0345】このような本実施の形態11においても、前記実施の形態1、6または実施の形態10と同様の効果を得ることが可能となる。

【0346】（実施の形態12）図64は本発明の他の実施の形態である位相シフトマスクの要部拡大平面図、図65は図64のA-A線の断面図、図66は図64のB-B線の断面図である。

【0347】本実施の形態12において半導体ウエハ上に転写しようとしているパターンについては前記実施の形態6〜11と同じである。この実施の形態12の位相シフトマスクを図64〜図66に示す。

【0348】位相シフトマスクMには、前記実施の形態6と同様に、2つの光透過領域P1、P2が示されている。光透過領域P1は、互いに近接する複数の配線パタ

ーンを転写する領域に対応している。また、光透過領域P2は、孤立配線パターンを転写する領域に対応している。

【0349】本実施の形態12は、相対的に大形の光透過領域P1において、複数の配線パターンの隣接領域に対応する部分に配置される複数の主光透過領域が互いに接して配置され一体的になっている場合を示している。

【0350】相対的に大形の光透過領域P1には、その外周に沿って繰取るように位相シフトパターン2Aが配置されている。この位相シフトパターン2Aは、前記実施の形態1等と同じく半透明膜で構成されエッジ強調のための位相シフトであり、ここを透過した露光光の位相を反転させるためのパターンである。すなわち、主光透過領域3を透過した露光光と、位相シフトパターン2Aの配置領域を透過した露光光との間に位相差を生じさせ、透過した光パターンの外周部において光の干渉を生じさせることにより、半導体ウエハ上に転写されるパターンの転写精度を向上させるようになっている。

【0351】なお、光透過領域P1のうち、パターン隣接領域対応部分と、孤立パターンに等価な部分との境界部分には位相シフトパターン2Aが部分的に配置されていない箇所もある。これは、その部分近傍に対応するパターンの転写状態を良好にするためである。

【0352】また、相対的に大形の光透過領域P1において、互いに隣接する配線パターンに対応する領域のいずれか一方には、位相シフトパターン2Bが配置されている。この位相シフトパターン2Bは、ここを透過した光の位相と、位相シフトパターン2Bに隣接する領域であって位相シフトパターン2Bの配置されない領域を透過した光の位相との間に位相差を生じさせ（互いに反転）、半導体ウエハ上に配線パターンを転写し、その転写されるパターンの転写精度を向上させるようになっている。

【0353】この位相シフトパターン2Bは、前記実施の形態6等と同様に、図65および図66に示すように、透明膜で形成されている。ただし、位相シフトパターン2Bは、透明膜に限定されるものではない。すなわち、前記実施の形態10の説明で用いた図62および図63と同様に、位相シフト用基板21をマスク基板MBに重ね合わせ、その位相シフト用基板21に溝を掘ることによって位相シフトパターン2Bを形成する構造としても良い。

【0354】なお、相対的に小形の光透過領域P2については、前記実施の形態6等で説明しているので、ここでは説明を省略する。

【0355】このような本実施の形態12においても、前記実施の形態1、6または実施の形態10と同様の効果を得ることが可能となる。

【0356】以上、本発明者によってなされた発明を本実施の形態に基づき具体的に説明したが、本発明は前記実

施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいふまでもない。

【0357】例えば前記実施の形態1～4においては、転写されるパターンが接続孔パターンの場合について説明したが、これに限定されるものではなく種々適用可能であり、例えば配線パターン等のような他のパターンの転写にも適用できる。また、全ての実施の形態において、配線パターンと接続孔パターンとを1回の露光処理で転写する場合にも適用できる。

【0358】また、前記実施の形態1～12において、位相シフト技術を用いる方法のみについて説明したが、これに限定されるものではなく、例えば半導体集積回路装置の製造方法における全露光処理において、前記実施の形態1～12の位相シフト技術を用いる方法と、位相シフト技術を使用しない従来の通常の露光マスクを用いる方法等とを適宜使い分けることにより、露光波長以上またはそれ以下のレジストパターンを形成することができる。

【0359】また、前記実施の形態1～12においては、位相シフトマスクのパターンを製造する際に電子線をを用いた場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばレーザービームや集束イオンビームを用いても良い。

【0360】また、前記実施の形態1～12においては、本発明をSRAMの製造方法に適用した場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばDRAM (Dynamic Random Access Memory) やフラッシュメモリ (EEPROM: Electrically Erasable Programmable ROM) 等のような他のメモリ回路またはマイクロプロセッサ等のような論理回路に適用することができる。

【0361】また、前記実施の形態4においては、位相シフトパターンを溝によって形成した場合について説明したが、これに限定されるものではなく、例えば前記実施の形態1と同様にして半透明膜で形成しても良い。

【0362】また、前記実施の形態5においては、位相シフトパターンを半透明膜によって形成した場合について説明したが、これに限定されるものではなく、例えば前記実施の形態3等と同様にして溝で形成しても良い。

【0363】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路装置の製造工程における露光処理に適用した場合について説明したが、それに限定されるものではなく、例えば液晶基板、磁気ヘッドあるいはプリント配線基板等の製造における露光処理等のような他の露光処理に適用することも可能である。

【0364】

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。

【0365】(1)本発明によれば、位相シフト領域の光透過率を下げたことにより、位相シフトマスクにおける位相シフトパターンの加工幅度を緩和させることが可能となる。

【0366】(2)上記(1)により、位相シフトマスクの検査および修正の容易性を向上させることが可能となる。

【0367】(3)上記(1)および(2)により、位相シフトマスクの製造の容易性を向上させることが可能となる。したがって、半導体集積回路装置のコスト低減を推進することが可能となる。

【0368】(4)本発明によれば、位相シフト領域の光透過率を下げ、かつ、その寸法をフォトレジスト膜に転写される各々のパターン毎に変えたことにより、寸法の異なる複数のパターンを同一時の露光処理によって転写する場合に、寸法の異なる複数のパターンを高い精度で、しかも小さなパターンにおいて露光不足を生じることなく、大きなパターンの近傍においてゴースト露光が生じることなく良好にパターンを転写することが可能となる。

【0369】(5)本発明によれば、互いに隣接する複数のパターンと孤立パターン等価部分とを有するような配置の異なる複数のパターンを同一時の露光処理によって転写する場合に、配置の異なる複数のパターンを、高い精度で、しかも孤立パターン等価部分において露光不足を生じることなく、隣接領域におけるパターンの近傍においてゴースト露光が生じることなく良好に転写することが可能となる。すなわち、隣接領域における複数のパターンも孤立パターン等価部分も鮮明に転写することが可能となる。

【0370】(6)本発明によれば、前記主光透過領域において、前記孤立パターン等価部分に対応する領域の幅を他の領域部分の幅に比べて広くしたことにより、孤立パターン等価部分における露光の光強度を充分に確保できるので、孤立パターン等価部分を高い精度で鮮明に転写することが可能となる。

【0371】(7)上記(4)、(5)、(6)により、露光波長よりも微細な複数のパターンを良好に転写することが可能となる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。

【0372】(8)上記(4)、(5)、(6)により、露光波長よりも微細な複数のパターンを良好に転写することが可能となる。したがって、半導体集積回路装置の素子集積度の向上およびサイズの縮小を推進することが可能となる。

【0373】(9)本発明によれば、位相シフト領域の光透過率を下げ、かつ、その寸法をフォトレジスト膜に転写される複数のパターンの配置状況等によって変えたことにより、フォトレジスト膜上に同一寸法の複数のパターンを転写する場合に配置状況等によって寸法が変わ

てしまう不具合を防止することが可能となる。

【0374】(10). 上記(9)により、露光波長よりも微細な複数のパターンを良好に転写することが可能となる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。

【0375】(11). 上記(9)により、露光波長よりも微細な複数のパターンを良好に転写することが可能となる。したがって、半導体集積回路装置の素子集積度の向上およびサイズの縮小を促進することが可能となる。

【0376】(12). 本発明によれば、一対の主光透過領域を透過した各々の光の位相差を反転させる構造の位相シフトマスクにおいて、一対の主光透過領域の各々の周囲に、光透過率を下げた第1の位相シフトパターンを設け、かつ、一対の主光透過領域の一方に光透過率を下げていない第2の位相シフトパターンを設けたことにより、位相シフトパターンの全体的な加工精度を緩和させることが可能となる。

【0377】(13). 上記(12)により、位相シフトマスクの検査および修正の容易性を向上させることが可能となる。

【0378】(14). 上記(12)および(13)により、位相シフトマスクの製造の容易性を向上させることが可能となる。したがって、半導体集積回路装置のコスト低減を促進することが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施の形態である位相シフトマスクの全体構成の一例を示す平面図である。

【図2】図1の位相シフトマスクの要部平面図である。

【図3】図2のII-III線の断面図である。

【図4】(a)～(c)は図1の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図である。

【図5】露光装置の説明図である。

【図6】露光装置の説明図である。

【図7】図1の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図である。

【図8】図1の位相シフトマスクの製造工程における要部断面図である。

【図9】図1の位相シフトマスクの図8に続く製造工程における要部断面図である。

【図10】図1の位相シフトマスクの図9に続く製造工程における要部断面図である。

【図11】図1の位相シフトマスクの図10に続く製造工程における要部断面図である。

【図12】図1の位相シフトマスクの図11に続く製造工程における要部断面図である。

【図13】図1の位相シフトマスクを用いた半導体集積回路装置の製造工程における要部断面図である。

【図14】図1の位相シフトマスクを用いた半導体集積回路装置の図13に続く製造工程における要部断面図

である。

【図15】図1の位相シフトマスクを用いた半導体集積回路装置の図14に続く製造工程における要部断面図である。

【図16】図1の位相シフトマスクを用いた半導体集積回路装置の図15に続く製造工程における要部断面図である。

【図17】図1の位相シフトマスクを用いた半導体集積回路装置の図16に続く製造工程における要部断面図である。

【図18】図1の位相シフトマスクを用いた半導体集積回路装置の図17に続く製造工程における要部断面図である。

【図19】図1の位相シフトマスクを用いた半導体集積回路装置の図18に続く製造工程における要部断面図である。

【図20】図13～図19で説明した半導体集積回路装置の製造工程における露光工程を抜き出して示したフロー図である。

【図21】本発明の他の実施の形態である位相シフトマスクの要部平面図である。

【図22】図21のXXII-XXII線の断面図である。

【図23】本発明の他の実施の形態である位相シフトマスクの要部平面図である。

【図24】図23のXXIV-XXIV線の断面図である。

【図25】図23の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図である。

【図26】図23の位相シフトマスクの製造工程における要部断面図である。

【図27】図23の位相シフトマスクの図26に続く製造工程における要部断面図である。

【図28】図23の位相シフトマスクの図27に続く製造工程における要部断面図である。

【図29】図23の位相シフトマスクの図28に続く製造工程における要部断面図である。

【図30】図23の位相シフトマスクの図29に続く製造工程における要部断面図である。

【図31】本発明の他の実施の形態である位相シフトマスクの要部平面図である。

【図32】図31のXXXI-XXXI線の断面図である。

【図33】本発明の他の実施の形態である位相シフトマスクの要部平面図である。

【図34】図33のXXXIV-XXXIV線の断面図である。

【図35】(a)～(c)は図33の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図である。

【図36】図33の位相シフトマスクの製造工程における要部断面図である。

【図37】図33の位相シフトマスクの図36に続く製造工程における要部断面図である。

【図38】図33の位相シフトマスクの図37に続く製造工程における要部断面図である。

【図39】図33の位相シフトマスクの図38に続く製造工程における要部断面図である。

【図40】図33の位相シフトマスクの図39に続く製造工程における要部断面図である。

【図41】図33の位相シフトマスクを用いた半導体集積回路装置の製造工程における要部断面図である。

【図42】図33の位相シフトマスクを用いた半導体集積回路装置の図41に続く製造工程における要部断面図である。

【図43】本発明の他の実施の形態である位相シフトマスクの要部拡大平面図である。

【図44】図43のA-A線の断面図である。

【図45】図43のB-B線の断面図である。

【図46】(a)～(c)は図43の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図である。

【図47】(a)～(c)は図43の位相シフトマスクを用いた場合の半導体ウエハ上の露光振幅および露光強度の説明図である。

【図48】図43の位相シフトマスクを用いた半導体集積回路装置の製造工程を示すフロー図である。

【図49】本発明の他の実施の形態であるフォトリソマスクの要部拡大平面図である。

【図50】図49のA-A線の断面図である。

【図51】図49のB-B線の断面図である。

【図52】本発明の他の実施の形態である位相シフトマスクの要部拡大平面図である。

【図53】図52のA-A線の断面図である。

【図54】本発明の他の実施の形態である位相シフトマスクの要部拡大平面図である。

【図55】図54のA-A線の断面図である。

【図56】本発明の他の実施の形態であるフォトリソマスクの要部拡大平面図である。

【図57】図56のA-A線の断面図である。

【図58】図56のB-B線の断面図である。

【図59】本発明の他の実施の形態であるフォトリソマスクの要部拡大平面図である。

【図60】図59のA-A線の断面図である。

【図61】図59のB-B線の断面図である。

【図62】変形例である図59のA-A線の断面図である。

【図63】変形例である図59のB-B線の断面図である。

【図64】本発明の他の実施の形態である位相シフトマスクの要部拡大平面図である。

【図65】図64のA-A線の断面図である。

【図66】図64のB-B線の断面図である。

【符号の説明】

1 遮光パターン

1a 遮光膜

2 位相シフトパターン

2A 位相シフトパターン（第1の位相シフトパターン）

2B 位相シフトパターン（第2の位相シフトパターン）

2a 半透明膜

3 主光透過領域

4 露光装置

4a 露光光源

4b 試料ステージ

4c1, 4c2 ミラー

4d シャッタ

4e フライアイレンズ

4f コンデンサレンズ

4g 縮小投影光学レンズ系

4h アライメント光学系

4h1～15h5 集光レンズ

4h6, 15h7 ハーフミラー

4h8 位置合わせ光源

4h9 モニタカメラ

4h10 ミラー

5 半導体ウエハ

5s 半導体基板

6 フォトリソマスク

7 電子線描画用のレジスト膜

7a レジストパターン

8 電子線描画用のレジスト膜

8a レジストパターン

9 導電性ポリマ膜

10p pウエル

10n nウエル

11 フィールド絶縁膜

12g ゲート電極

12pd, 12nd 半導体領域

12i ゲート絶縁膜

13a～13c 層間絶縁膜

14L 配線

14R 抵抗

15a, 15b 接続孔

16L1 第1層配線

16L2 第2層配線

17 表面保護膜

18 透明膜

19 電子線描画用のレジスト膜

19a レジストパターン

20 導電性ポリマ膜

21 位相シフト用基板

50 M 位相シフトマスク

MB マスク基板

A1, A2 転写パターン形成領域

B1 ~ B4, C1 ~ C4, D1 ~ D4 重ね合わせマークパ\* P1 ~ P6 光透過領域


\*ターン

NB 遮光帯

P1 ~ P6 光透過領域


【図1】

図 1



【図2】

図 2




【図4】

図 4



【図3】

図 3




【図6】

図 6



**5**



8




图 10







图 7



**28 9**




111




【図12】

図 12




【図14】

図 14




【図16】

図 16




【図18】

図 18




【図13】

図 13




【図15】

図 15




【図17】

図 17



【図19】


図 19






【図20】

図 20




【図21】

図 21




【図22】

図 22




【図23】

図 23




【図24】

図 24




【図26】

図 26




【図25】

図 25




【図27】

図 27




【図30】

図 30




【図28】

図 28




【図29】

図 29




【図32】









図 32



【図34】


図 34






【**41**】

41




【圖43】

图 43



【圖45】

图 45



46




图 48



图 49



图 63




(36)

特開平10-326009


【図50】

図 50




【図51】

図 51




【図52】

図 52




【図53】

図 53




【図55】

図 55



【図57】

図 57







(38)

特開平10-326009

【圖64】



【圖66】





**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☒ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☒ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**